[发明专利]一种定时测量方法及时间数字变换器

说明书

本公开提供了一种定时测量方法及时间数字变换器，定时测量方法包括：通过被测信号触发振荡环产生振荡脉冲，直至振荡脉冲与系统时钟对齐；振荡脉冲与系统时钟对齐后，产生结束信号；通过结束信号计算被测信号的出现时刻。该方法使用的内插技术只需一个振荡环，极大地降低了硬件资源消耗，当振荡脉冲上升沿与系统时钟上升沿或者下降沿对齐时即认为测量结束，因此降低测量死时间，振荡环周期可通过在线编程的方式进行改变，大大降低了该时间数字变换器在FPGA上的实现难度。

技术领域

本公开涉及时间量的数字化测量领域，尤其涉及一种定时测量方法及时间数字变换器。

背景技术

时间数字变换器(TDC：Time-Digital-Converter)是一种将时间量转化为数字量以实现记录一个事件发生时刻的功能器件。对于两个事件之间的时间间隔的测量，一般可以由两个TDC分别测量两个事件的发生时刻，两个发生时刻的差值就是该两个事件的时间间隔。目前，TDC的实现载体主要包括基于ASIC(Application Specific IntegratedCircuit)专用芯片和基于FPGA(Field Programmable Gate Array)可编程器件两种。随着FPGA技术的不断发展，单片FPGA能够提供的逻辑资源量越来越大，其可编程配置的灵活性也越来越强，FPGA已经成为数字系统集成设计的平台。在此平台上，实现时间量的测量，无疑对基于FPGA的数据获取和处理系统有重要意义。

基于FPGA时间数字变换器，基本的实现方法是用一个高速时钟计数器，在被测信号到来时，记录下当时的计数器的状态，再利用内插技术获得被测信号在一个系统时钟周期内的精细位置。在FPGA上搭建两个振荡环产生两路具有不同周期的脉冲信号，以“游标卡尺”的方法实现内插，可以以较少的硬件资源实现较高的分辨率性能。但该方法的死时间较大，且现有技术在实施时往往需要频繁地修改设计并验证，增大了实施难度。

发明内容

(一)要解决的技术问题

本公开提出了一种定时测量方法及时间数字变换器，以较低的硬件资源消耗和较短的测量死时间，实现对被测信号的出现时刻的测量，且该方法在FPGA上实施简单方便。

(二)技术方案

为达到上述目的，本公开提供了一种定时测量方法，包括：

通过被测信号触发振荡环产生振荡脉冲，直至所述振荡脉冲与系统时钟对齐；

所述振荡脉冲与所述系统时钟对齐后，产生结束信号；

通过结束信号计算所述被测信号的出现时刻。

在本公开的一些实施例中，所述振荡脉冲与系统时钟对齐包括：

根据符合电路通过触发器采样的方式确定所述振荡脉冲上升沿与所述系统时钟上升沿对齐。

在本公开的一些实施例中，所述振荡脉冲与系统时钟对齐包括：

根据符合电路通过触发器采样的方式确定所述振荡脉冲上升沿与所述系统时钟下降沿对齐。

在本公开的一些实施例中，通过被测信号触发振荡环产生振荡脉冲前还包括：

调整所述振荡脉冲的频率，使所述振荡脉冲的频率大于所述系统时钟的频率。

在本公开的一些实施例中，所述调整所述振荡脉冲的频率，使所述振荡脉冲的频率大于所述系统时钟的频率包括：

通过状态控制字控制所述振荡环进入调频状态；

所述振荡环进入调频状态后，通过频率控制字调整所述振荡脉冲的频率。

在本公开的一些实施例中，所述通过结束信号计算所述被测信号的出现时刻包括：

通过所述结束信号记录细计数器的值、粗计数器的值和标志信号；