[发明专利]芯片、神经网络训练系统、内存管理方法及装置、设备

权利要求书

1.一种芯片，其特征在于，所述芯片包括处理单元、地址转换单元以及至少一个通信接口，每个所述通信接口可用于连接外接设备，所述外接设备的类型包括外部存储器和/或其他芯片，

所述处理单元，用于将待读取或待写入的与神经网络训练有关的数据对应的原始地址发送给所述地址转换单元，其中，所述原始地址为所述其他芯片中的物理地址；

所述地址转换单元，用于将所述原始地址转换为与所述外接设备的类型相匹配的目标地址并输出，以使所述处理单元在所述外接设备的所述目标地址读取或写入所述数据。

2.根据权利要求1所述的芯片，其特征在于，所述地址转换单元包括存储子单元；

所述存储子单元，用于存储所述其他芯片中的物理地址与所述外部存储器中的物理地址之间的映射关系；

所述地址转换单元，用于在确定所述通信接口连接所述外部存储器的情况下，基于所述映射关系将所述原始地址转换为所述目标地址。

3.根据权利要求1或2所述的芯片，其特征在于，所述地址转换单元，还用于在确定所述通信接口连接所述其他芯片的情况下，直接将所述原始地址确定为所述目标地址。

4.根据权利要求1-3任一项所述的芯片，其特征在于，所述其他芯片的存储单元的物理地址被预先划分为多个地址分区，每个地址分区内的物理地址可通过预设的映射关系映射成所述外部存储器中的物理地址；

所述地址转换单元，用于确定所述原始地址所在的地址分区，基于所述原始地址所在的地址分区和所述映射关系确定所述目标地址。

5.根据权利要求4所述的芯片，其特征在于，所述地址转换单元包括多组第一寄存器，每组所述第一寄存器用于存储指示一个所述地址分区的地址范围的指示信息；

所述地址转换单元，用于根据所述指示信息确定所述原始地址所在的地址分区。

6.根据权利要求5所述的芯片，其特征在于，所述地址转换单元包括还包括多组第二寄存器，每组所述第二寄存器用于存储一个所述地址分区当前的使能状态信息；

所述地址转换单元，用于基于以下方式确定所述通信接口连接所述外部存储器：

基于所述使能状态信息从所述多个地址分区中确定目标地址分区；

在根据所述指示信息确定所述原始地址落入所述目标地址分区的地址范围内的情况下，确定所述通信接口连接所述外部存储器。

7.根据权利要求1-6任一项所述的芯片，其特征在于，所述外部存储器包括DDR，所述DDR与所述芯片通过总线通信，所述总线包括PCIE总线。

8.根据权利要求1-7任一项所述的芯片，其特征在于，所述处理单元还用于：

确定与所述神经网络训练有关的数据所处的状态，所述状态与所述数据下一次被使用的时间与当前时间之间的时间间隔有关；

根据所述状态确定是否将存储于所述芯片的内部存储器中的所述数据存储至所述外部存储器，和/或是否将所述外部存储器中的所述数据存储至所述内部存储器。

9.根据权利要求8所述的芯片，其特征在于，所述处理单元还用于：响应于根据所述状态确定将存储于所述芯片的内部存储器中的所述数据存储至所述外部存储器，将待存储至所述外部存储器的数据对应的所述原始地址发送给所述地址转换单元，以使所述地址转换单元将所述原始地址转换为所述外部存储器中的所述目标地址；和/或

响应于根据所述状态确定将存储于所述外部存储器中的所述数据存储至所述内部存储器，将待存储至所述内部存储器的数据对应的所述原始地址发送给所述地址转换单元，以使所述地址转换单元将所述原始地址转换为所述外部存储器中的所述目标地址。