[发明专利]一种用于半导体功率电子器件可靠性测试的装置

权利要求书

1.一种用于半导体功率电子器件可靠性测试的装置，其特征在于，包括：

电源供给装置，用于为整个装置提供测试所需的电源；

可靠性测试装置，用于待测器件的可靠性测试，所述的可靠性测试装置包括可靠性测试电路和FPGA主控电路；所述的可靠性测试电路包括动态应力施加电路、温度应力施加电路、以及测试电路；所述的动态应力施加电路用于对待测器件施加动态变化的应力条件；所述的温度应力施加电路用于加热待测器件，加速待测器件的性能退化；所述的测试电路用于测试待测器件在应力施加前后各阶段的器件性能；所述的FPGA主控电路用于输出驱动信号控制所述的动态应力施加电路、温度应力施加电路和测试电路的工作状态；

数据采集装置，用于采集待测器件电压、电流参数，并将测试数据传输给数据存储与处理装置；

数据存储与处理装置，用于程控所述FPGA主控电路，设置测试条件，接收保存所述数据采集装置采集的待测器件测试数据，并把测试数据转换为直观的图表，评估待测器件的可靠性。

2.根据权利要求1所述的用于半导体功率电子器件可靠性测试的装置，其特征在于，所述的电源供给装置包括低压直流电源和高压直流电源。

3.根据权利要求1所述的用于半导体功率电子器件可靠性测试的装置，其特征在于，所述的数据采集装置包括示波器。

4.根据权利要求1所述的用于半导体功率电子器件可靠性测试的装置，其特征在于，所述的数据存储处理装置包括上位机。

5.根据权利要求1至4任一项所述的用于半导体功率电子器件可靠性测试的装置，其特征在于，所述的可靠性测试电路包括动态栅极脉冲尖峰应力施加电路、温度应力施加电路和双脉冲测试电路；所述的动态栅极脉冲尖峰应力施加电路、温度应力施加电路和双脉冲测试电路分别与待测器件连接，并由所述的FPGA主控电路进行控制。

6.根据权利要求5所述的用于半导体功率电子器件可靠性测试的装置，其特征在于，所述的动态栅极脉冲尖峰应力施加电路包括电阻R1、电感L1以及下拉电阻R2，所述的温度应力施加电路包括MOSFETQ2、电容C1、高压快恢复二极管D1、电流检测电阻R3以及热电偶PTC；所述的双脉冲测试电路包括电容C2、MOSFETQ1、高压MOSFETQ3、电感负载L2、续流二极管D2以及电流检测电阻R3；所述的电阻R1的一端与电感L1的一端连接，电感L1的另一端分别与下拉电阻R2的一端连接、以及与待测器件连接；所述的下拉电阻R2的另一端接地；所述的MOSFETQ1与电感L1并联；所述的电流检测电阻R3的一端与待测器件连接，另一端接地；所述的电容C1的一端接地，另一端与MOSFETQ2的一端连接，MOSFETQ2的另一端与高压快恢复二极管D1的一端连接，高压快恢复二极管D1的另一端与待测器件连接，电容C1的两端为低压直流输入端；所述的电容C2的一端接地，另一端与高压MOSFETQ3的一端连接，高压MOSFETQ3的另一端与电感负载L2的一端连接，电感负载L2的另一端与待测器件连接；所述的续流二极管D2与电感负载L2并联；所述的电容C2的两端为高压直流输入端；所述的热电偶PTC作用在待测器件上；所述的FPGA主控电路的输出控制信号分别作用在电阻R1、低压MOSFETQ1、MOSFETQ2、以及高压MOSFETQ3上。

7.根据权利要求1至4任一项所述的用于半导体功率电子器件可靠性测试的装置，其特征在于，所述的可靠性测试电路包括动态漏极脉冲尖峰应力施加电路、温度应力施加电路和双脉冲测试电路；所述的动态漏极脉冲尖峰应力施加电路、温度应力施加电路和双脉冲测试电路分别与待测器件连接，并由所述的FPGA主控电路进行控制。