[发明专利]感测节点控制器、存储器装置和操作该存储器装置的方法

说明书

本公开涉及一种感测节点控制器、存储器装置和操作该存储器装置的方法。本技术涉及电子装置。一种减少在感测操作期间产生的噪声的存储器装置包括：多个页，所述多个页各自包括多个存储器单元；外围电路，其被配置为感测多个页中的选定页，所述选定页包括选定存储器单元；以及感测节点控制器，其被配置为基于为了感测选定页中的多个逻辑页当中的一个逻辑页而执行的多个感测操作当中的第一感测操作的结果，在第二感测操作期间控制通过位线联接到选定存储器单元的页缓冲器中的感测节点。

技术领域

本文所描述的一个或更多个实施方式涉及一种电子装置，更具体地，涉及一种存储器装置和操作该存储器装置的方法。

背景技术

存储装置在主机装置(例如，计算机、智能电话或智能平板)的控制下存储数据。存储装置可以将数据存储在各种类型的存储器装置中。示例包括磁盘(例如，硬盘驱动器(HDD))、半导体存储器(例如，固态驱动器(SSD))、存储卡或其它类型存储器装置。

在一些情况下，存储装置可以包括存储数据的存储器装置和控制存储器装置中的数据存储的存储器控制器。存储器装置可以分类为易失性存储器或非易失性存储器。非易失性存储器的示例包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EPM)、闪存存储器、相变RAM(PRAM)、磁性RAM(MRAM)、电阻RAM(RRAM)和铁电RAM(FRAM)。

发明内容

本公开的实施方式提供了一种减少感测操作期间产生的噪声的存储器装置及其操作方法。

根据本公开的一个实施方式，一种存储器装置可以包括：多个页，所述多个页各自包括多个存储器单元；外围电路，所述外围电路被配置为感测多个页中的选定页，所述选定页包括选定存储器单元；以及感测节点控制器，所述感测节点控制器被配置为基于为了感测选定页中的多个逻辑页当中的一个逻辑页而执行的多个感测操作当中的第一感测操作的结果，在所述多个感测操作当中的第二感测操作期间控制通过位线联接到选定存储器单元的页缓冲器中的感测节点。

根据本公开的一个实施方式，一种操作存储器装置(该存储器装置被配置为感测各自包括多个存储器单元的多个页当中的包括选定存储器单元的选定页)的方法可以包括以下步骤：执行第一感测操作以感测选定页中的多个逻辑页当中的一个逻辑页；以及基于第一感测操作的结果，在用于感测该逻辑页的第二感测操作期间，控制通过位线联接到选定存储器单元的页缓冲器中的感测节点。

根据本公开的一个实施方式，一种操作存储器装置(该存储器装置被配置为感测各自包括多个存储器单元的多个页当中的包括选定存储器单元的选定页)的方法可以包括以下步骤：根据通过在为了感测多个逻辑页当中的一个逻辑页而执行的多个感测操作当中在最后的感测操作之前执行的一个或更多个感测操作而获得的感测数据，在所述最后的感测操作期间控制通过位线联接到所述选定存储器单元的页缓冲器中的感测节点。

根据本公开的一个实施方式，一种设备可以包括：输出端，该输出端联接到页缓冲器的感测节点；以及控制器，该控制器被配置为基于不同于第二感测操作的第一感测操作的结果产生要通过输出端传送到感测节点的掩蔽值，其中，在第一感测操作之后并且在感测节点联接到选定存储器单元的时间期间执行第二感测操作。

根据本技术，可以通过在执行最后的感测操作之前基于感测的数据掩蔽感测节点值来减少页缓冲器中被翻转的锁存器的数量，从而减少噪声的出现。

附图说明

图1示出了存储装置的实施方式。

图2示出了存储器装置的实施方式。

图3示出了存储器单元阵列的实施方式。

图4示出了页缓冲器的实施方式。

图5A至图5C示出了感测包括在一个页中的多个逻辑页的方法的实施方式。