[发明专利]一种连续时间ADC比较器的失调校正电路及模数转换器

权利要求书

1.一种连续时间ADC比较器的失调校正电路，其特征在于，包括偏置电压产生电路、偏置电流产生电路、校正电流产生电路和控制器；所述控制器与ADC比较器的输出端连接，用于获取ADC比较器的输出；所述偏置电压产生电路用于在所述控制器的控制下产生一对可调差分电压；所述偏置电流产生电路与所述偏置电压产生电路连接，用于在所述可调差分电压的控制下产生偏置电流；所述校正电流产生电路与所述偏置电流产生电路连接，用于在所述控制器的控制下以所述偏置电流为基准电流生成对应的校正电流，并输入ADC比较器中预放大器的输入端作为补偿电流。

2.根据权利要求1所述的失调校正电路，其特征在于，所述偏置电压产生电路为可调的电阻梯形电路。

3.根据权利要求2所述的失调校正电路，其特征在于，所述偏置电压产生电路包括VRP输出端、VRN输出端、第一调节电路、第二调节电路、第一电阻、第二电阻和第三电阻；所述第一调节电路的第一端与电源连接；所述第一电阻的第一端与所述第一调节电路的第二端连接；所述第二电阻的第一端、所述第一电阻的第二端均与所述VRP输出端连接；所述第二调节电路的第一端接地；所述第三电阻的第一端与所述第二调节电路的第二端连接；所述第三电阻的第二端和所述第二电阻的第二端均与所述VRN输出端连接。

4.根据权利要求3所述的失调校正电路，其特征在于，所述第一调节电路包括第一CMOS管、第二CMOS管、第三CMOS管、第四电阻、第五电阻和第六电阻；所述第一CMOS管的栅极、所述第二CMOS管的栅极和所述第三CMOS管的栅极均与控制器连接；所述第一CMOS管的源极、所述第二CMOS管的源极、所述第三CMOS管的源极均与电源连接；所述第四电阻连接在所述第一CMOS管的源极和漏极之间；所述第五电阻连接在所述第一CMOS管的漏极与所述第二CMOS管的漏极之间；所述第六电阻连接在所述第二CMOS管的漏极与所述第三CMOS管的漏极之间，且所述第三CMOS管的漏极与所述第一电阻的第一端连接。

5.根据权利要求3所述的失调校正电路，其特征在于，所述第二调节电路包括第四CMOS管、第五CMOS管、第六CMOS管、第七电阻、第八电阻和第九电阻；所述第四CMOS管的栅极、所述第五CMOS管的栅极和所述第六CMOS管的栅极均与控制器连接；所述第四CMOS管的源极、所述第五CMOS管的源极和所述第六CMOS管的源极均接地；所述第七电阻连接在所述第四CMOS管的源极和漏极之间；所述第八电阻连接在所述第四CMOS管的漏极与所述第五CMOS管的漏极之间；所述第九电阻连接在所述第五CMOS管的漏极与所述第六CMOS管的漏极之间，且所述第六CMOS管的漏极与所述第三电阻的第一端连接。

6.根据权利要求3所述的失调校正电路，其特征在于，所述偏置电流产生电路包括参考电压输入端、第七CMOS管、第八CMOS管、第九CMOS管、第十CMOS管、第十一CMOS管和偏置电流控制电路；所述第七CMOS管的栅极与所述参考电压输入端连接；所述第七CMOS管的源极与电源连接；所述第八CMOS管的源极和所述第九CMOS管的源极均与所述第七CMOS管的漏极连接；所述第八CMOS管的栅极与所述VRN输出端连接；所述第九CMOS管的栅极与所述VRP输出端连接；所述第十CMOS管的漏极与栅极和所述第十一CMOS管的栅极均与所述第八CMOS管的漏极连接；所述第十CMOS管的源极和所述第十一CMOS管的源极均接地；所述偏置电流控制电路用于在给定的偏置电压的控制下根据输入的电压生成两路偏置电流，其中一路偏置电流输送至所述第十一CMOS管的漏极和所述第九CMOS管的漏极，另一路偏置电流输送至所述校正电流产生电路。