[发明专利]一种芯片衬底外延片有效
申请号: | 202110532783.8 | 申请日: | 2021-05-17 |
公开(公告)号: | CN113257808B | 公开(公告)日: | 2023-04-07 |
发明(设计)人: | 黄永锋;殷玉喆;刘伟;何力 | 申请(专利权)人: | 成都挚信电子技术有限责任公司 |
主分类号: | H01L27/06 | 分类号: | H01L27/06;H01L29/737;H01L29/778;H10N97/00;H01L21/8252 |
代理公司: | 成都九鼎天元知识产权代理有限公司 51214 | 代理人: | 封浪 |
地址: | 611730 四川省成都市*** | 国省代码: | 四川;51 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 芯片 衬底 外延 | ||
1.一种芯片衬底外延片,其特征在于,芯片衬底外延片为水平方向非均匀衬底外延结构,无源电路区和有源电路区的衬底外延片结构不同,无源电路包括电阻、电感和电容;
所述电阻为Iso/Mesa电阻,电阻区下方采用低掺杂浓度或未掺杂的衬底,取消衬底外延片上的沟道层,由高阻的势垒层或缓冲层纵向填充该沟道层;
所述电感为空气桥电感;
所述电容为支撑柱支撑电容,电容区的支撑柱为空气隔离。
2.如权利要求1所述的芯片衬底外延片,其特征在于,电阻区下方衬底外延片的制作工艺包括:
降低Iso/Mesa电阻区下方衬底外延片的掺杂浓度;
在制作衬底外延片时,取消沟道层;
在制作衬底外延片时,由高阻的势垒层或缓冲层纵向填充沟道层。
3.如权利要求1所述的芯片衬底外延片,其特征在于,电感区下方衬底外延片的制作工艺包括:
生长衬底外延片时,在电感区进行选择性生长,只保留若干用于支撑电感传输线的支撑柱;
在电感区的支撑柱之间覆盖光阻层;
在电感区的支撑柱和所述光阻层之上制作电感传输线;
刻蚀掉所述光阻层。
4.如权利要求3所述的芯片衬底外延片,其特征在于,所述生长衬底外延片时,在电感区进行选择性生长,只保留若干用于支撑电感传输线的支撑柱,包括:
生长衬底外延片时,取消电感下方衬底外延片的沟道层,由高阻的势垒层或缓冲层纵向填充沟道层;在生长势垒层、缓冲层时利用定义了通过和阻挡图形的掩膜版,进行选择性生长,只保留若干用于支撑电感传输线的支撑柱。
5.如权利要求1所述的芯片衬底外延片,其特征在于,电容区下方衬底外延片的制作工艺包括:
生长衬底外延片时,在电容区进行选择性生长,只保留若干用于支撑M1/M2电容电极的支撑柱;
在电容区的支撑柱之间覆盖光阻层;
在电容区的支撑柱和光阻层之上制作M1/M2电容电极;
刻蚀掉光阻层。
6.如权利要求5所述的芯片衬底外延片,其特征在于,所述生长衬底外延片时,在电容区进行选择性生长,只保留若干用于支撑M1/M2电容电极的支撑柱,包括:
生长衬底外延片时,取消电容下方衬底外延片的沟道层,由高阻的势垒层或缓冲层纵向填充沟道层;在生长势垒层、缓冲层时利用定义了通过和阻挡图形的掩膜版,进行选择性生长,只保留若干用于支撑M1/M2电容电极的支撑柱。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于成都挚信电子技术有限责任公司,未经成都挚信电子技术有限责任公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110532783.8/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的;包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的,或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的;包括有热磁组件的