[发明专利]沟槽型功率半导体器件及其制造方法

说明书

本申请涉及半导体集成电路制造技术领域，具体涉及沟槽型功率半导体器件及其制造方法。该器件包括基底层；栅极结构，其形成于栅区中，从基底层的上表面向下延伸；每个栅极结构均包括栅部和栅总线部，与栅部交界的栅总线部的边缘形成栅连接部，每个栅极结构的栅连接部均延伸至连接相邻的栅极结构；依次连接的栅连接部将有源区分为栅总线区和其他有源区；终端保护结构，其形成于终端环区中；互连层，其包括栅极互连层和源互连层，栅极互连层覆盖在栅总线区上，与栅总线部欧姆接触；源互连层覆盖在其他有源区上，与源极结构欧姆接触；栅极互连层的边缘与源互连层的边缘之间相间隔。该方法用于形成上述器件结构。

技术领域

本申请涉及半导体集成电路制造技术领域，具体涉及一种沟槽型功率半导体器件及其制造方法。

背景技术

功率半导体器件是电能/功率处理的核心器件，主要用于大功率电力设备的电能变换和电路控制方面，其电流可达数十至数千安培，电压可达数百伏以上，对设备的正常运行起到关键作用。

随着微电子行业的发展，沟槽型功率器件因具有集成度高、导通电阻低、开关速度快、损耗小的特点，逐渐取代表面栅功率器件，广泛应用于各类电源管理及开关转换器件中。

在相关技术中，沟槽型功率半导体器件包括有源区和终端保护环区，该终端保护环区环形包围在该有源区外，用于保护有源区中的器件。对应地，该沟槽型功率器件的耐压能力包括两部分：一是有源区耐压，二是终端耐压，其中任何一方耐压不够，就无法满足功率器件的耐压要求。

但是对于相关技术，受其结构和制作工艺的限制，使得终端耐压无法达到有源区耐压，影响器件的整体耐压水平。

发明内容

本申请提供了一种沟槽型功率半导体器件及其制造方法，可以解决相关技术中终端耐压无法达到有源区耐压的问题。

本申请的第一方面，提供了一种沟槽型功率半导体器件，所述沟槽型功率半导体器件包括：

基底层，所述基底层包括有源区和包围在所述有源区外的终端保护环区；所述有源区包括多条栅区，多条所述栅区并列间隔分布，每条所述栅区两侧的间隔为所述有源区的源区；所述终端保护环区包括多条终端环区，多条所述终端环区同心环形间隔分布；

栅极结构，所述栅极结构形成于所述栅区中，从所述基底层的上表面向下延伸第一深度；每个所述栅极结构均包括栅部和栅总线部，与所述栅部交界的所述栅总线部的边缘形成栅连接部，每个所述栅极结构的栅连接部均延伸至连接相邻的栅极结构；依次连接的栅连接部将所述有源区分为栅总线区和其他有源区；

源极结构，所述源极结构形成于所述其他有源区位置处的源区中，通过多次离子注入，从所述基底层的上表面向下延伸；

终端保护结构，所述终端保护结构形成于所述终端环区中，从所述基底层的表面向下延伸第二深度；

互连层，所述互连层包括栅极互连层和源互连层，所述栅极互连层覆盖在所述栅总线区上，与所述栅总线部欧姆接触；所述源互连层覆盖在所述其他有源区上，与所述源极结构欧姆接触；所述栅极互连层的边缘与所述源互连层的边缘之间相间隔；

绝缘结构，所述绝缘结构覆盖在所述终端保护环区上。

可选地，在所述有源区位置处，所述基底层的上表面与所述互连层之间设有隔离结构；

在所述其他有源区位置处的隔离结构中开设有第一源接触孔，所述第一源接触孔对准连通接触所述源极结构；

在所述栅总线区位置处的隔离结构中开设有栅极接触孔，所述栅极接触孔对准连通接触所述栅总线部。

可选地，所述源互连层，覆盖在所述其他有源区位置处的隔离结构上，通过所述第一源接触孔与所述源极结构欧姆接触；

所述栅极互连层，覆盖在所述栅总线区位置处的隔离结构上，通过所述栅极接触孔与所述栅总线部欧姆接触。

可选地，所述栅总线区的轮廓边缘形成一圈隔断区，覆盖在所述隔断区位置上的隔离结构将所述隔断区完全隔离；