[发明专利]一种芯片IO引脚自动验证系统及方法

说明书

本申请实施例提供的一种芯片IO引脚自动验证系统及方法，所述系统包括内置有待检验芯片程序的待测芯片模块及与待测芯片模块连接的辅助验证模块；待测芯片模块包含有多个IO引脚，辅助验证模块包含有多个辅助引脚，且每个IO引脚分别与一个所述辅助引脚对应连接；辅助验证模块，用于获取并根据信号输入指令控制相应的辅助引脚输出第一电平信号，将所述第一电平信号通过相应的辅助引脚传输至所述待测芯片模块的待检验的IO引脚；待测芯片模块，用于运行待检验芯片程序确定待检验的IO引脚，并向辅助验证模块发送信号输入指令，根据电平信号检测待检验的IO引脚是否正常。本申请用以解决现有技术中芯片的IO引脚验证的覆盖率，实现复杂的问题。

技术领域

本申请涉及芯片领域，具体地涉及一种芯片IO引脚自动验证系统及方法。

背景技术

在芯片设计过程中，越晚发现，所浪费的成本就越高，特别是流片后，严重的问题可能需要重新流片，造成高额的费用支出，也会导致项目严重延期。芯片中包含的IO(Input/Output，输入输出)引脚类接口众多，快速且高覆盖率地完成验证有利于芯片及时发现缺陷，提升芯片质量。

目前，芯片IO引脚验证主要有以下方案：

方案1：人工随机抽取部分管脚直接配置寄存器，验证内容非常有限。

方案2：通过工具生成部分配置项，借助专用的辅助板进行全部芯片IO引脚的验证。

现有方案存在的缺点：

方案1：纯手工测试，无法覆盖到所有芯片IO引脚。

方案2：需要借助专用的辅助板，辅助板控制逻辑较为复杂，实现流程较多，容易出错造成异常。

发明内容

有鉴于此，本申请提供一种芯片IO引脚自动验证系统及方法，以利于解决现有技术中芯片的IO引脚验证的覆盖率，实现复杂的问题。

第一方面，本申请实施例提供了一种芯片IO引脚自动验证系统，包括：内置有待检验芯片程序的待测芯片模块及与所述待测芯片模块连接的辅助验证模块；其中，

所述待测芯片模块包含有多个IO引脚，所述辅助验证模块包含有多个辅助引脚，且每个 IO引脚分别与一个所述辅助引脚对应连接，且一个IO引脚仅与一个所述辅助引脚对应连接；

所述辅助验证模块，用于获取并根据信号输入指令控制相应的辅助引脚输出第一电平信号，将所述第一电平信号通过相应的辅助引脚传输至所述待测芯片模块的待检验的IO引脚；其中，所述第一电平信号是用于所述待测芯片模块检测其IO引脚是否正常所需的电平信号；

所述待测芯片模块，用于运行所述待检验芯片程序确定待检验的IO引脚，并根据待检验的IO引脚向所述辅助验证模块发送所述信号输入指令，并根据所述待检验的IO引脚接收的电平信号检测所述待检验的IO引脚是否正常。

优选地，所述待测芯片模块包括：内置有待检验芯片程序，且包含有多个IO引脚的待测芯片子模块及与所述待测芯片子模块连接的第一处理器；所述辅助验证模块包括：包含有多个辅助引脚的辅助验证子模块及与所述辅助验证子模块连接的第二处理器；

所述待测芯片模块与所述辅助验证模块连接包括：

所述第一处理器与所述第二处理器连接，所述待测芯片子模块的IO引脚与所述辅助验证子模块的辅助引脚对应连接；

所述待测芯片子模块，用于运行所述待检验芯片程序确定待检验的IO引脚，并根据待检验的IO引脚向所述第一处理器发送引脚输入信号的请求信息；

所述第一处理器，用于接收所述引脚输入信号的请求信息，并根据所述引脚输入信号的请求信息向所述第二处理器发送信号输入指令的请求信息；所述信号输入指令的请求信息用以请求辅助验证子模块对应的辅助引脚输出第一电平信号的信息；