[发明专利]热备份三模冗余计算机时间同步实现装置及方法

说明书

本发明提供一种热备份三模冗余计算机时间同步实现装置及方法，应用于三机时间同步，三机包括本机、左机、右机，实现装置包括：本机5ms脉冲产生模块，连接本机时钟源，用于产生5ms本地脉冲，并用于在收到清零信号或在本地计数器达到5ms时清零本地计数器；两个5ms脉冲有效性判决模块，分别用于实时检测并判决左机5ms脉冲输入和右机5ms脉冲输入是否有效；三取二输出模块，用于输出5ms本地脉冲，并用于在左机5ms脉冲输入和右机5ms脉冲输入中至少一个有效时，产生表决结果，并根据表决结果的上升沿传递清零信号给本机5ms脉冲产生模块。该方法可极大提高热备三机之间的时间同步性，三机时间同步误差小于600ns。

技术领域

本发明涉及三机时间同步技术，尤其与一种热备份三模冗余计算机时间同步实现方法及装置有关。

背景技术

随着工业化大生产的发展，可靠性设计在核工业、航空航天工业、石油化工工业、交通控制、医疗器械、家用电器等领域显得越来越重要。超大规模集成电路技术及具有高可靠性和容错功能的计算机系统技术的发展，为系统可靠性的实现提供了更为先进的手段。在采用容错技术的高可靠性及高安全性系统中，以双模冗余、三模冗余结构较为普遍。其中，三模冗余(TMR)容错控制技术在航空航天、军事、铁路、石油、化工、电力等高可靠性要求的行业得到了广泛的应用。而在实际研制过程中时三机时常出现比对数据不一致的现象，原因是由于三机采用各自CPU板的定时器进行控制任务的时间计算，而三块CPU板的硬件不可避免的存在个性差异，造成三机长时间运行时的系统时间差异，进而导致比对数据的差异，从而影响时钟仲裁逻辑选择当班机，导致非预期的切机操作。

发明内容

针对上述相关现有技术不足，本发明提供一种热备份三模冗余计算机时间同步实现装置及方法，极大提高热备三机之间的时间同步性，三机时间同步误差小于600ns。

为了实现本发明的目的，拟采用以下方案：

一种热备份三模冗余计算机时间同步实现装置，应用于三机时间同步，三机包括本机、左机、右机，实现装置包括：

本机5ms脉冲产生模块，连接本机时钟源，用于产生5ms本地脉冲，当本地计数器小于2.5ms时，输出高电平，当本地计数器大于2.5ms且小于5ms时，输出低电平，并用于在收到清零信号或在本地计数器达到5ms时清零本地计数器；

两个5ms脉冲有效性判决模块，一个连接左机5ms脉冲输入，另一个连接右机5ms脉冲输入，分别用于实时检测并判决左机5ms脉冲输入和右机5ms脉冲输入是否有效；

三取二输出模块，与本机5ms脉冲产生模块和两个5ms脉冲有效性判决模块分别连接，用于输出5ms本地脉冲，并用于在左机5ms脉冲输入和右机5ms脉冲输入中至少一个有效时，产生表决结果，并根据表决结果的上升沿传递清零信号给本机5ms脉冲产生模块。

进一步，5ms脉冲有效性判决模块包括：

边沿滤波检测单元，用于检测左机5ms脉冲输入或右机5ms脉冲输入的上升沿和下降沿是否有效；

高电平计数单元，用于在边沿滤波检测单元检测到上升沿有效时开始高电平计数，并在边沿滤波检测单元检测到下降沿有效时停止高电平计数，以获得高电平计数值，并以高电平计数值更新高电平计数存储器的高电平计数数据后，清零高电平计数值；

低电平计数单元，用于在边沿滤波检测单元检测到下降沿有效时开始低电平计数，并在边沿滤波检测单元检测到上降沿有效时停止低电平计数，以获得低电平计数值，并以低电平计数值更新低电平计数存储器的低电平计数数据后，清零低电平计数值；

判决单元，用于判断高电平计数数据和低电平计数数据之和是否满足预设周期区间，并用于在无效计数器的无效计数值小于等于2时，向三取二输出模块发送有效输入标志信息；其中，无效计数器，用于在连续两次判断高电平计数数据和低电平计数数据之和不满足预设周期区间内时，使无效计数值增加1，并用于在下一次判断满足预设周期区间时，使无效计数值清零。