[发明专利]芯片的攻击防护系统和方法

说明书

本申请涉及一种芯片的攻击防护系统，包括：攻击检测模块，用于检测芯片遭受的攻击；攻击次数统计模块，用于统计所述芯片遭受攻击的总次数；以及锁定机制模块，用于在总次数到达预定阈值时，发出锁定标志信号,并在解除对所述芯片的锁定前维持所述锁定标志信号。根据本发明提供的芯片的攻击防护系统和方法，能够大幅度增加攻击者所需要的攻击时间成本，使得芯片的抗攻击能力提升。

技术领域

本申请涉及信息安全领域，尤其涉及一种芯片的攻击防护系统和方法。

背景技术

随着互联网和物联网的大力发展，以及智能化生活的普及，信息安全已成为关注重点。而芯片是信息网络的硬件基础，一旦遭到攻击，就会严重威胁整个信息安全体系。近年来，针对芯片的攻击成为了安全系统攻击的主要手段之一。

攻击者成功攻击芯片所需要的成本，是评估芯片安全防护等级的重要指标之一。该成本主要体现在两个方面：①单次攻击的成功率，②攻击者所需的时间。

现有安全芯片主要关注点在降低单次攻击的成功率上，对于增加攻击者所需要的攻击时间方面研究较少。如今，随着攻击者引入了人工智能等更加高效的手段，且攻击设备的性能不断提升，攻击时间大幅降低。举个例子，若攻击者攻击100次所需要的时间为100秒，而芯片的防护成功率为99.999％，则芯片在28个小时左右就可能被攻破。

从而，在现有技术发展的情况下，亟需一种能够增加芯片防护能力的安全方案。

发明内容

针对上述问题，本申请提供一种安全防护机制，可大幅度增加攻击者所需要的攻击时间成本，在上面的例子中，如果把攻击100次所用时间提高到10小时，则平均需要一年多的时间才可能攻破。根据本申请的方案，让攻击者所用的攻击时间极大的增加，再配合上安全芯片本身较低的攻击成功率，则可让攻击成功率降低到一个极小的值，从而增加芯片的防护能力。

根据本发明的一个方面，提供一种芯片的攻击防护系统，包括：

攻击检测模块，用于检测芯片遭受的攻击；

攻击次数统计模块，用于统计所述芯片遭受攻击的总次数；以及

锁定机制模块，用于在总次数到达预定阈值时，发出锁定标志信号,并在解除对所述芯片的锁定前维持所述锁定标志信号。

根据本发明的另一个方面，提供一种芯片的攻击防护方法，其包括：

检测芯片遭受的攻击；

统计所述芯片遭受攻击的总次数；以及

在总次数到达预定阈值时，发出锁定标志信号，在设定时长内保持所述芯片的锁定状态。

根据本发明提供的芯片的攻击防护系统和方法，能够大幅度增加攻击者所需要的攻击时间成本，使得芯片的抗攻击能力提升。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图，而并不超出本申请要求保护的范围。

图1是根据本申请实施例的芯片的攻击防护系统的示意图。

图2是根据本申请实施例的芯片的攻击防护系统的运行流程图。

图3是根据本申请一个实施例的锁定机制装置的模拟实现方式示意图。

图4是根据本申请另一个实施例的锁定机制装置的模拟实现方式示意图。

图5是根据本申请实施例的锁定机制装置的数字实现方式示意图。

图6是根据本申请实施例的芯片的攻击防护方法的流程图。

具体实施方式