[发明专利]集总参数型负群时延电路及芯片有效
| 申请号： | 202110542841.5 | 申请日： | 2021-05-18 |
| 公开（公告）号： | CN113435147B | 公开（公告）日： | 2022-07-22 |
| 发明（设计）人： | 张铁笛;孙小伟 | 申请（专利权）人： | 电子科技大学 |
| 主分类号： | G06F30/32 | 分类号： | G06F30/32;G06F30/337 |
| 代理公司： | 成都拓荒者知识产权代理有限公司 51254 | 代理人： | 邹广春 |
| 地址： | 611731 四川省成*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 参数 群时延 电路 芯片 | ||
1.一种集总参数型负群时延电路，其特征在于，所述集总参数型负群时延电路的NGD网络包括连接在输入端口和输出端口之间的八个电阻R1-R8和八个电容C1-C8；
其中，所述输入端口分别与R1的一端、C1的一端、R2的一端和C2的一端相连；R1的另一端分别与R5的一端、C5的一端和C4的一端相连；C1的另一端分别与R2的另一端、R6的一端和C6的一端相连；C2的另一端分别与R3的一端、R7的一端和C7的一端相连；R3的另一端、C3的一端、R4的一端和C4的另一端共同连接在R11的一端，R11的另一端接地；C3的另一端分别与R4的另一端、R8的一端和C8的一端相连；C5的另一端与R6的另一端相连，C6的另一端与R7的另一端相连，C7的另一端与R8的另一端相连；C8的另一端和R5的另一端共同连接所述输出端口。
2.根据权利要求1所述的集总参数型负群时延电路，其特征在于，其中R1＝R2＝R3＝R4，R5＝R6＝R7＝R8，C1＝C2＝C3＝C4，C5＝C6＝C7＝C8。
3.根据权利要求2所述的集总参数型负群时延电路，其特征在于，所述输入端口还连接有电阻R9，所述输出端口还连接有电阻R10，电阻R9和R10的另一端接地。
4.根据权利要求3所述的集总参数型负群时延电路，其特征在于，电阻R9、R10和R11的阻值均配置为50欧姆。
5.一种超宽带高集成度低频负群时延芯片，其特征在于，芯片上设置有权利要求1-4中任一项所述的集总参数型负群时延电路。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于电子科技大学，未经电子科技大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202110542841.5/1.html，转载请声明来源钻瓜专利网。
