[发明专利]一种考虑随机冲击的电路系统失效时间确定方法

说明书

本发明公开了一种考虑随机冲击的电路系统失效时间确定方法。现有电路失效时间确定方法未考虑随机冲击。本发明先确定各元器件的失效率及冲击载荷阈值初始值，构建仿真模型；再确定各元器件变为开路或短路状态的状态转移率及元器件发生两类失效模式的相对概率；确定最先触发失效元器件及触发失效模式，计算触发失效的时间间隔及各元器件当前时刻受随机冲击作用的失效率，判断电路系统的输出信号是否超过阈值，若未超过，将下一个触发失效的元器件及失效模式注入仿真模型中，若超过，记录电路系统失效时间；重复循环，将所有电路系统失效时间的均值作为随机冲击载荷下的失效时间。本发明考虑冲击载荷对元器件失效的影响，为电路寿命预测提供支撑。

技术领域

本发明涉及电路系统失效建模及分析技术领域，特别涉及一种考虑随机冲击的电路系统失效时间确定方法。

背景技术

电路系统作为主要的核心控制系统，被广泛应用于航空航天、智能制造、轨道交通等领域。由于电路系统失效导致产品整体失效，甚至引发重大安全事故的问题仍然频繁发生。分析其原因，主要是由于内部元器件可能受到外部冲击载荷的作用而发生失效。这类冲击载荷通常具有随机特征，体现在冲击载荷到达的时间和冲击载荷的大小这两个方面。其中，元器件的失效行为与冲击载荷的大小密切相关，一方面冲击载荷过大将会直接导致元器件失效，另一方面即使外界冲击载荷未超过元器件失效阈值，也会对元器件产生损伤从而导致失效率增加。并且，冲击载荷到达时间决定了元器件触发失效的时刻。这两类随机性特征导致对于电路系统失效时间的确定变得更加困难。

当前针对电路系统失效时间的确定方法主要包括两类：一类是基于数据驱动的方法，该方法基于内外场试验以及交付后统计得到的失效数据，并通过数理统计手段确定电路系统的失效时间。但是，该方法属于一种“黑箱”的事后分析方法，无法从原理上认知外界冲击对于电路系统失效的影响，并且严重依赖于大量的失效数据；另一类是基于故障物理的方法，通过借助故障机理模型计算元器件的失效时间，并通过失效时间最短原则确定系统的失效时间。但是，该方法主要针对于耗损型退化机理，而随机冲击造成的元器件失效对于系统的影响还未考虑。

发明内容

为了克服现有技术的缺陷，本发明提供了一种考虑随机冲击的电路系统失效时间确定方法，该方法从电路内部失效行为入手，考虑了外界冲击载荷对于元器件失效行为的影响，从而给出了电路系统触发失效的判断条件，能够较为准确地给出最先触发失效的元器件位置及触发失效时间，进而确定电路系统在随机冲击下的失效时间，为从设计阶段开展电路系统设计改进提供指导，对于指导电路元器件选型，保证电路系统持续稳定运行具有十分重要的意义。

本发明提供了一种考虑随机冲击的电路系统失效时间确定方法，其包括以下步骤：

S1：对所选定的电路系统开展结构和功能分析，并根据常用电子元器件手册确定各个元器件的失效率λ_i(t)以及冲击载荷阈值S_th，i在t＝0时刻的初始值，然后构建电路系统SPICE仿真模型；

S2：设置各个元器件发生开路或短路失效所占该类元器件失效率的比重，进而确定各个元器件从正常状态转变为开路状态的状态转移率μ_i(t)或短路状态的状态转移率δ_i(t)；

S3：计算反映各个元器件失效发生难易程度的相对概率rf_i(t)，并进一步确定元器件发生两类失效模式的相对概率；

S4：对电路内部所有元器件不同失效模式对应的相对概率(按从大到小或从小到大)进行排序，并通过生成(0,1)区间内的随机数z₁，判断随机数所属相对概率排序区间位置，以此确定最先触发失效的元器件以及触发的失效模式；

S5：生成(0，1)区间内的随机数z₂，并根据电路系统的状态转移时刻的概率分布F(t)计算触发失效的时间间隔τ；