[发明专利]随机寻址读写控制方法、控制系统及存储介质

说明书

本申请公开了一种随机寻址读写控制方法、控制系统及存储介质。其中，控制方法包括接收读请求和写请求，并根据写请求获取写请求对应的第一存储器的第一存储状态；根据读请求获取读请求对应的第二存储器的第二存储状态；若第一存储状态为非满状态，根据写请求以预设激活命令时间循环执行存储阵列的写操作过程直至完成预设阵列数的存储阵列的写操作过程；若第二存储状态为非空状态，根据读请求以预设激活命令时间循环执行存储阵列的读操作过程直至完成预设阵列数的存储阵列的读操作过程，并输出读操作过程读取的数据。本申请的随机寻址读写控制方法能够提高DDR的随机寻址的读写效率。

技术领域

本申请涉及内部存储器控制领域，尤其涉及一种随机寻址读写控制方法、控制系统及存储介质。

背景技术

DDR-SDRAM芯片因其具有高性能、低价格、小型化和大容量的特点，而在电子消费产品、PC、通信等领域作为数据存储器得到了广泛的应用。在一般应用时，基于FPGA的DDR控制比片上RAM复杂许多，写入和读出也不像FPGA片上RAM一样延时较短，对DDR的读写一般存在较大的延迟，对DDR芯片操作有着一定的时序要求和关系，不合理的操作回会导致读写DDR失败或者严重影响DDR芯片的工作效率。鉴于以上原因，基于FPGA控制DDR的操作和应用，不会直接操作DDR-SDRAM芯片，一般会使用FPGA厂家提供的IP核去实现对DDR操作和应用。现有厂家IP中一般会包含控制器和DDR_PHY两部分，同时提供用户使用接口，对于FPGA开发者而言只有熟悉厂家的IP用法及接口，才能正确使用厂家现有的IP。

FPGA厂家提供的DDR控制IP核，已经大大简化了开发者的难度，同时提供了用户接口，但是还是对开发人员专业性要求较高，开发人员需要理解内部具体DDR控制方式才能更好的高效率的应用厂家提供的IP。相关技术中，随机寻址方式需要完成一个完整的操作以后在进行下一个完整的操作，需要消耗很长的时间且效率低下。

发明内容

本申请旨在至少解决现有技术中存在的技术问题之一。为此，本申请提出一种随机寻址读写控制方法，能够提高DDR的随机寻址的读写效率。

本申请还提出一种随机寻址读写控制控制系统。

本申请还提出一种计算机可读存储介质。

根据本申请的第一方面实施例的随机寻址读写控制方法，包括：

接收读请求和写请求，并根据所述写请求获取所述写请求对应的第一存储器的第一存储状态；

根据所述读请求获取所述读请求对应的第二存储器的第二存储状态；

若所述第一存储状态为非满状态，根据所述写请求以预设激活命令时间循环执行存储阵列的写操作过程直至完成预设阵列数的存储阵列的写操作过程；

若所述第二存储状态为非空状态，根据所述读请求以预设激活命令时间循环执行存储阵列的读操作过程直至完成预设阵列数的存储阵列的所述读操作过程，并输出所述读操作过程读取的数据。

根据本申请实施例的随机寻址读写控制方法，至少具有如下有益效果：通过将每一次写操作或者每一次读操作以预设激活命令时间循环插入上次写操作或上次读操作的延迟等待时间中，能够降低后续写操作和读操作的延迟等待时间，从而提高了DDR随机寻址的读操作和写操作的效率。

根据本申请的一些实施例，所述写操作过程包括：

根据所述写请求输出与所述写请求对应的第一激活信号，根据所述第一激活信号激活所述第一激活信号对应的存储阵列和所述存储阵列的行地址，并根据所述第一激活信号将地址总线配置为bank地址和行地址；

根据预设选通延迟时间输出与所述写请求对应的第一操作信号，根据所述第一操作信号选中所述存储阵列中的列地址，并根据所述第一操作信号将所述地址总线配置为列地址；