[发明专利]时钟转换电路

说明书

公开了一种时钟转换电路，其包括第一开关，该第一开关连接在用于接收第二输入时钟的第一输入节点与第一节点之间，并响应于第一输入时钟的第一逻辑状态进行操作，第二输入时钟相对于第一输入时钟延迟多达90度；第二开关，该第二开关连接在用于接收第一输入时钟的第二输入节点与第二节点之间，并响应于第二输入时钟的第二逻辑状态进行操作；和第三开关，该第三开关连接在第二节点与接地节点之间，并响应于第二输入时钟的与第二输入时钟的第二逻辑状态相反的第一逻辑状态进行操作。

相关申请的交叉引用

本申请要求于2020年6月30日在韩国知识产权局提交的韩国专利申请第10-2020-0079733号的优先权，其全部内容通过引用合并于此。

技术领域

本文描述的本公开的实施例涉及时钟转换电路。

背景技术

存储器设备可以包括用于生成、处理或存储数据的各种电路。例如，存储器设备可以包括用于基于时钟信号、数据信号和命令信号来存储或输出数据的各种电路。如今，随着存储器设备中要被处理的数据量的增加，时钟信号的频率会增加。

因为直接在存储器设备处处理高频的时钟信号负担较重，所以存储器设备可以使用具有不同相位的多个时钟信号，并且存储器设备可以转换时钟信号的占空比。在这种情况下，诸如转换的时钟信号的偏斜(skew)或占空比误差的因素可能导致存储器设备的异常操作或存储在其中的数据的可靠性降低。因此，需要一种对时钟信号的偏斜和占空比误差具有稳健性的时钟转换电路。

发明内容

本公开的实施例提供了一种时钟转换电路，其中，用于占空比转换的输入时钟的边沿类型彼此一致，并且输出级具有对称结构。

根据示例实施例，一种时钟转换电路包括：第一开关，该第一开关连接在用于接收第二输入时钟的第一输入节点与第一节点之间，并响应于第一输入时钟的第一逻辑状态进行操作，第二输入时钟相对于第一输入时钟延迟多达90度；第二开关，该第二开关连接在用于接收第一输入时钟的第二输入节点与第二节点之间，并响应于第二输入时钟的第二逻辑状态进行操作；和第三开关，该第三开关连接在第二节点与接地节点之间，并响应于第二输入时钟的与第二输入时钟的第二逻辑状态相反的第一逻辑状态进行操作。

根据示例实施例，一种时钟转换电路包括：第一时钟电路、第二时钟电路、第三时钟电路和第四时钟电路，其中，第一至第四时钟电路基于包括第一输入时钟、第二输入时钟、第三输入时钟和第四输入时钟的输入四相位时钟生成包括第一输出时钟、第二输出时钟、第三输出时钟和第四输出时钟的输出四相位时钟。第一时钟电路包括：第一开关，该第一开关连接在用于接收第二输入时钟的第一输入节点与第一节点之间，并被配置为响应于第一输入时钟的第一逻辑状态进行操作；第二开关，该第二开关连接在用于接收第一输入时钟的第二输入节点与第二节点之间，并被配置为响应于第二输入时钟的第二逻辑状态进行操作；和第三开关，该第三开关连接在第二节点与接地节点之间，并被配置为响应于第二输入时钟的与第二输入时钟的第二逻辑状态相反的第一逻辑状态进行操作。

根据示例实施例，一种时钟转换电路包括：第一开关，该第一开关连接在用于接收第一输入时钟的第一输入节点与第一节点之间，并响应于相对于第一输入时钟延迟多达90度的第二输入时钟的第一逻辑状态进行操作；第二开关，该第二开关连接在用于接收第二输入时钟的第二输入节点与第二节点之间，并响应于第一输入时钟的第二逻辑状态进行操作；和第三开关，该第三开关连接在第一节点与电源节点之间，并响应于第二输入时钟的与第二输入时钟的第一逻辑状态相反的第二逻辑状态进行操作。

附图说明

通过参考附图详细描述本公开的示例实施例，本公开的上述及其他目的和特征将变得显而易见。

图1是示出时钟转换电路的框图。

图2是示出图1的时钟转换电路的输入时钟和输出时钟的图表。

图3A是详细示出时钟转换电路的电路图。