[发明专利]半导体器件及其制造方法

权利要求书

1.一种半导体器件，其特征在于，包括：

衬底，所述衬底包括相对设置的顶面与底面；

离子掺杂环，所述离子掺杂环自所述衬底的顶面向所述衬底的底面设置；

至少两个导电类型不同且层层包围的掺杂层，形成于所述衬底中，所述离子掺杂环环绕于所述掺杂层的外围且与所述掺杂层的外围间隔预定距离，位于最外层的所述掺杂层与所述离子掺杂环的导电类型不同，位于最外层的所述掺杂层与所述衬底的导电类型不同；

沟槽隔离环，环绕形成于所述离子掺杂环外围的所述衬底中，所述离子掺杂环用于防止所述掺杂层形成的PN结的耗尽层扩展延伸至所述沟槽隔离环。

2.如权利要求1所述的半导体器件，其特征在于，所述离子掺杂环的深度不小于位于最外层的所述掺杂层的深度。

3.如权利要求1所述的半导体器件，其特征在于，所述离子掺杂环与所述掺杂层的外围间隔的所述预定距离大于0μm且不大于1μm。

4.如权利要求1所述的半导体器件，其特征在于，所述离子掺杂环的横截面宽度为0.5μm～2μm。

5.如权利要求1所述的半导体器件，其特征在于，所述沟槽隔离环的深度大于位于最外层的所述掺杂层的深度。

6.如权利要求1所述的半导体器件，其特征在于，所述沟槽隔离环包括形成于所述衬底中的环形沟槽、覆盖于所述环形沟槽的内表面上的绝缘材料层，以及填满所述环形沟槽的导电层。

7.如权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括：

膜层结构，形成于所述衬底的顶面；

承载晶圆，键合于所述膜层结构上。

8.如权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括形成于所述衬底的顶面的顶电极和形成于所述衬底的底面的底电极。

9.一种半导体器件的制造方法，其特征在于，包括：

提供一衬底，所述衬底包括相对设置的顶面与底面；以及，

形成离子掺杂环以及至少两个导电类型不同且层层包围的掺杂层于所述衬底中，所述离子掺杂环自所述衬底的顶面向所述衬底的底面设置，所述离子掺杂环环绕于所述掺杂层的外围且与所述掺杂层的外围间隔预定距离，位于最外层的所述掺杂层与所述离子掺杂环的导电类型不同，位于最外层的所述掺杂层与所述衬底的导电类型不同；

形成所述离子掺杂环以及至少两个导电类型不同且层层包围的所述掺杂层于所述衬底中之前或之后，形成环绕所述离子掺杂环的沟槽隔离环于所述衬底中，所述离子掺杂环用于防止所述掺杂层形成的PN结的耗尽层扩展延伸至所述沟槽隔离环。

10.如权利要求9所述的半导体器件的制造方法，其特征在于，所述离子掺杂环的深度不小于位于最外层的所述掺杂层的深度。

11.如权利要求9所述的半导体器件的制造方法，其特征在于，形成所述离子掺杂环以及至少两个导电类型不同且层层包围的所述掺杂层于所述衬底中之后，且形成环绕所述离子掺杂环的所述沟槽隔离环于所述衬底中之前，所述半导体器件的制造方法还包括：

形成膜层结构于所述衬底的顶面；

将所述膜层结构的远离所述衬底的一面与一承载晶圆进行键合，以形成键合晶圆；以及，

减薄所述衬底的底面，所述沟槽隔离环形成于减薄后的所述衬底中。

12.如权利要求9所述的半导体器件的制造方法，其特征在于，形成环绕所述离子掺杂环的所述沟槽隔离环于所述衬底中的步骤包括：

形成环形沟槽于所述衬底中，所述环形沟槽环绕所述离子掺杂环；

覆盖绝缘材料层于所述环形沟槽的内表面上；以及，

填充导电层于所述环形沟槽中，以形成沟槽隔离环。

13.如权利要求9所述的半导体器件的制造方法，其特征在于，所述沟槽隔离环的深度大于位于最外层的所述掺杂层的深度。