[发明专利]半导体器件及其制造方法

说明书

本发明提供了一种半导体器件及其制造方法，所述半导体器件包括：衬底；沟槽隔离环，形成于衬底中，沟槽隔离环填充有掺杂的半导体材料层；沟槽隔离环引出电极，形成于掺杂的半导体材料层上，用于将掺杂的半导体材料层电引出；用于形成光电二极管的离子掺杂区，形成于沟槽隔离环所环绕的衬底中；离子掺杂区引出电极，形成于离子掺杂区上，用于将离子掺杂区电引出；掺杂的半导体材料层与离子掺杂区通过沟槽隔离环引出电极与离子掺杂区引出电极串联，用于向离子掺杂区提供淬灭电阻。本发明的技术方案能够避免相邻的光电二极管之间的相互串扰，降低暗电流的影响；且能够降低工艺成本，以及避免导致器件的缺陷增加而影响量子效率。

技术领域

本发明涉及半导体集成电路制造领域，特别涉及一种半导体器件及其制造方法。

背景技术

随着消费电子产品的不断发展，对于AR(Augmented Reality，增强现实)应用效果的精确度和流畅性提高到新的级别。目前，ITOF(Indirect Time-of-Flight，间接测量飞行时间)对于应用端的需求已经满足不了用户需求，而新搭载的DTOF(Direct Time-of-Flight，直接测量飞行时间)的激光雷达产品对于3D摄像头有着更好的应用，DTOF技术克服了光电探测技术的难点，实现了单光子检测，而DTOF的核心器件是单光子雪崩二极管(SPAD，Single Photon Avalanche Diode)。

目前，在SPAD器件的制造工艺中，是通过离子注入形成掺杂区的方式实现SPAD之间的隔离；且需控制SPAD与SPAD之间的间距，以平衡SPAD之间的结(Junction)。但是，由于SPAD器件都是工作在雪崩击穿的盖革模式下，其工作电压都比较高(例如大于20V)，离子注入形成掺杂区的这种非物理隔离的方式会导致SPAD之间的串扰，从而使得DTOF的SPAD产生充电(charging)的缺陷，造成暗电流的增加；并且，由于对离子注入形成掺杂区的深度需求很深，那么，对于离子注入和光阻的要求非常高，导致工艺难度和成本都大幅增加。

同时，在SPAD器件工作中需要淬灭电阻。目前，在SPAD器件的制造工艺中，通过在衬底上生长多晶硅，再经过离子注入调节多晶硅的电阻，并通过刻蚀多晶硅实现淬灭电阻的形成。但是，对于SPAD器件，离子注入和刻蚀工艺都会带来等离子体对于器件工作区的损伤，导致器件的缺陷增加，影响量子效率。

因此，需要对SPAD器件的制造工艺进行改进，以解决上述问题。

发明内容

本发明的目的在于提供一种半导体器件及其制造方法，能够避免相邻的光电二极管之间的相互串扰，降低暗电流的影响；且能够降低工艺成本，以及避免导致器件的缺陷增加而影响量子效率。

为实现上述目的，本发明提供了一种半导体器件，包括：

衬底；

沟槽隔离环，形成于所述衬底中，所述沟槽隔离环填充有掺杂的半导体材料层；

沟槽隔离环引出电极，形成于所述掺杂的半导体材料层上，所述沟槽隔离环引出电极用于将所述掺杂的半导体材料层电引出；

用于形成光电二极管的离子掺杂区，形成于所述沟槽隔离环所环绕的衬底中；以及，

离子掺杂区引出电极，形成于所述离子掺杂区上，所述离子掺杂区引出电极用于将所述离子掺杂区电引出；

其中，所述掺杂的半导体材料层与所述离子掺杂区通过所述沟槽隔离环引出电极与所述离子掺杂区引出电极串联，用于向所述离子掺杂区提供淬灭电阻。

可选地，所述沟槽隔离环的深度大于所述离子掺杂区的深度。

可选地，所述掺杂的半导体材料层的材质为无定形硅和/或多晶硅。

可选地，所述沟槽隔离环包括环形沟槽、覆盖于所述环形沟槽的内表面上的绝缘材料层，以及填满所述环形沟槽的所述掺杂的半导体材料层。