[发明专利]一种堆叠半导体器件封装结构及其制备方法

说明书

本发明公开了一种堆叠半导体器件封装结构及其制备方法。堆叠半导体器件封装结构包括：基板；层叠设置于基板上的n个芯片，第一个芯片与基板的距离最小，距离基板越近，芯片的尺寸越大；第k个芯片远离基板的表面以及靠近基板的表面均设置有连接部，第k个芯片通过靠近基板表面的连接部连接第k‑1个芯片；其中，2≤k≤n，k和n均为正整数；导电连接体，导电连接体设置基板上，并位于芯片的周围；塑封体，塑封体塑封各芯片和导电连接体，并暴露出导电连接体和第n个芯片远离基板表面的连接部；重布线层，连接暴露出的导电连接体和暴露出的连接部。本发明达到了提高堆叠半导体器件封装结构的可靠性的效果。

技术领域

本发明实施例涉及半导体技术领域，尤其涉及一种堆叠半导体器件封装结构及其制备方法。

背景技术

随着半导体制造技术的发展，现在大多需要将多个半导体芯片堆叠连接在一起，以实现更多功能。

目前，传统的叠芯方式都是使用金属焊线将芯片焊盘和基板上对应焊盘连接起来。这种连接方式使得焊线在塑封过程中，还可能出现金属焊线偏移，塌陷，断裂等风险。

发明内容

本发明提供一种堆叠半导体器件封装结构及其制备方法，以实现提高半导体器件的可靠性。

第一方面，本发明实施例提供了一种堆叠半导体器件封装结构，堆叠半导体器件封装结构包括：

基板；

层叠设置于所述基板上的n个芯片，第一个所述芯片与所述基板的距离最小，距离所述基板越近，所述芯片的尺寸越大；第k个所述芯片远离所述基板的表面以及靠近所述基板的表面均设置有连接部，第k个所述芯片通过靠近所述基板表面的连接部连接第k-1个所述芯片；其中，2≤k≤n，k和n均为正整数；

导电连接体，所述导电连接体设置所述基板上，并位于所述芯片的周围；

塑封体，所述塑封体塑封各所述芯片和所述导电连接体，并暴露出所述导电连接体和第n个所述芯片远离所述基板表面的连接部；

重布线层，连接暴露出的所述导电连接体和暴露出的所述连接部。

可选地，堆叠半导体器件封装结构还包括保护层；

所述保护层设置在暴露出的所述导电连接体和暴露出的所述连接部上；

所述保护层覆盖所述导电连接体和所述芯片。

可选地，第k个所述芯片远离所述基板的表面的连接部与靠近所述基板的表面的连接部连接。

可选地，所述连接部包括锡球。

可选地，所述导电连接体垂直于所述基板与所述芯片连接的表面。

可选地，所述导电连接体的高度大于或等于所述芯片的高度之和。

可选地，所述导电连接体包括金属立柱或金属焊线。

第二方面，本发明实施例还提供了一种堆叠半导体器件封装结构的制备方法，堆叠半导体器件封装结构的制备方法包括：

提供基板；

于所述基板上层叠设置n个芯片，第一个所述芯片与所述基板的距离最小，距离所述基板越近，所述芯片的尺寸越大；第k个所述芯片远离所述基板的表面以及靠近所述基板的表面均设置有连接部，第k个所述芯片通过靠近所述基板表面的连接部连接第k-1个所述芯片；其中，2≤k≤n，k和n均为正整数；

在所述基板上设置导电连接体，并且所述导电连接体位于所述芯片的周围；

在所述基板上形成塑封体，所述塑封体塑封各所述芯片和所述导电连接体，并暴露出所述导电连接体和第n个所述芯片远离所述基板表面的连接部；