[发明专利]一种功率绝缘体上的硅衬底的制备工艺

说明书

本发明一种功率绝缘体上的硅衬底的制备工艺，包括准备一片硅外延片作器件层硅衬底，一片氧化硅片做支撑硅衬底，进行等离子表面活化处理后，常温键合后进行低温退火，采用机械研磨的减薄方式后，利用快腐加慢腐的两步选择性酸腐蚀去除衬底硅单晶，进行CMP抛光处理，接着进行高温的氧化减薄处理，最后通过稀释的氢氟酸腐蚀去除高温氧化生长的氧化硅；键合后的低温退火温度不超过400度；键合片的抛光去除量不超过1um,高温氧化退火的温度不低于900度，最后通过湿法清洗工艺去除表面氧化层后得到所需的绝缘体上硅衬底。本发明通过选择性腐蚀和CMP抛光加高温热氧化的减薄方式，精确地控制功率绝缘体上的硅衬底器件层的厚度及均匀性。

技术领域

本发明涉及集成电路材料的制备方法，尤其涉及功率绝缘体上的硅衬底的制备方法。

背景技术

基于绝缘体上硅(SOI)衬底的半导体器件，因其在功耗，运行速度，抗辐照以及器件集成度方面具有明显的优势，备受人们的关注。近些年，随着工艺技术的不断进步，在SOI材料的制备方面都得到了快速的发展。SOI材料按照顶层硅层的厚度，可分为薄膜SOI(顶层硅通常小于1μm)和厚膜SOI(顶层硅通常大于1μm)两大类产品，对应到的SOI产品应用可以分为射频SOI，功率SOI,图像SOI及MEMS微机电SOI等类别；薄膜SOI市场主要的驱动力来自于高速、低功耗产品如微处理器，以及射频前端器件的应用。厚膜SOI市场主要侧重于功率器件和微机电器件的应用等。

功率SOI又称为功率绝缘体上硅技术，是除了RFSOI之外的另一个大的SOI技术应用领域。在传统的以PN节为隔离的体硅功率集成电路中，注入衬底的载流子往往会被与其临近的器件单元所收集，引起不必要的串扰，产生闩锁效应。而基于SOI技术的功率器件，在纵向可以通过埋层氧化层(BOX,Buried Oxide Layer)实现真正物理意义上的纵向隔离，在横向可以通过深沟槽氧化层(DTI,Deep Trench Isolation)实现横向隔离，元器件可以分别做到不同的隔离岛上，可以减小或消除体硅功率器件中常见的漏电及闩锁效应，提高了电路的集成密度。同时，由于SOI技术具有比体硅元器件更低的漏电流，使其可以在更高电压、更高的温度下进行工作。

目前，功率绝缘体上硅衬底材料的制备技术主要有智能剥离技术(Smart-cut)和BESOI键合减薄技术。BESOI技术具有工艺简单，成本低等特点，BESOI硅片具有跟体硅相比拟的晶体缺陷密度和表面质量，并且可以在大范围内调节。但是受制于减薄工艺，顶层器件硅层的厚度均匀性很难得到精确控制。

发明内容

本发明的目的是提供一种功率绝缘体上的硅衬底的制备工艺，通过选择性腐蚀和CMP抛光加高温热氧化的减薄方式，能够精确地控制功率绝缘体上的硅衬底器件层的厚度及均匀性。

本发明通过如下技术方案实现上述目的：一种功率绝缘体上的硅衬底的制备工艺，包括以下步骤：

S101，提供单晶硅衬底；

S102，在单晶硅衬底表面生长一层轻掺杂单晶外延硅层；

S103，提供支撑衬底，所述支撑衬底正面为抛光面；

S104，支撑衬底进行热氧化，生长二氧化硅作为绝缘层；

S105，以单晶硅衬底的外延层表面和支撑衬底表面有绝缘层的表面为键合面，分别进行等离子表面活化处理后，常温下将单晶硅衬底和支撑衬底键合在一起，形成键合衬底；

S106，将键合衬底放入炉管进行低温退火，退火温度不高于400℃；

S107，对键合衬底采用机械研磨的减薄方式，去掉大部分的衬底单晶硅，预留小于80um衬底单晶硅通过后续工艺进行去除；