[发明专利]一种电路版图设计方法、装置、掩膜板及电子设备

说明书

本申请的实施例公开了一种电路版图设计方法、装置、掩膜板及电子设备，涉及电路制造技术领域，为便于提高化学机械研磨后晶圆表面平坦度而发明。所述方法，包括：在原始电路版图中确定第一待填充版图区域；在所述第一待填充版图区域中插入第一冗余图形，得到第一中间电路版图；在所述第一中间电路版图中确定第二待填充版图区域；其中，所述第二待填充版图区域与所述第一待填充版图区域不完全重合；确定与所述第二待填充版图区域相邻的至少一个版图区域；根据所述第二待填充版图区域的版图密度和所述相邻的至少一个版图区域的版图密度，在所述第二待填充版图区域插入第二冗余图形。本申请适用于电路设计。

技术领域

本申请涉及电路制造技术领域，尤其涉及一种电路版图设计方法、装置、掩膜板及电子设备。

背景技术

在电路制造尤其是集成电路制造领域中，硅晶棒在化学机械研磨亦称为化学机械抛光(CMP，Chemical Mechanical Polish)后，晶圆(wafer)表面的平坦程度，与初始设计电路版图的密度分布有着重要关联。电路版图密度分布不均匀，容易导致CMP后wafer表面的凹陷(dishing)和侵蚀(Erosion)形成。

在电路版图中插入冗余图形(dummy)，可以使版图的密度分布相对均匀，提高CMP工艺窗口。但是，冗余图形的插入过程是按照一定步长的区域尺寸进行的，具体地，以窗口(window)的形式进行，由于版图图形设计千差万别，某些window中的原始图形，可能积聚在划分window的角落中，一次插入冗余图形后，虽然单个window中的版图密度满足设计规则，但在window的衔接处可能存在密度不足情况，这样，与相邻的相对高密度的区域之间形成密度台阶差，这样，电路版图的密度仍不均匀，从而导致CMP后wafer表面平坦度较低。

发明内容

有鉴于此，本申请实施例提供一种电路版图设计方法、装置、掩膜板、电子设备及可读存储介质，能够使电路版图的密度更加均匀，从而，便于提高化学机械研磨后晶圆表面平坦度。

第一方面，本申请实施例提供一种电路版图设计方法包括：在原始电路版图中确定第一待填充版图区域；在所述第一待填充版图区域中插入第一冗余图形，得到第一中间电路版图；在所述第一中间电路版图中确定第二待填充版图区域；其中，所述第二待填充版图区域与所述第一待填充版图区域不完全重合；确定与所述第二待填充版图区域相邻的至少一个版图区域；根据所述第二待填充版图区域的版图密度和所述相邻的至少一个版图区域的版图密度，在所述第二待填充版图区域插入第二冗余图形。

根据本申请实施例的一种具体实现方式，所述在原始电路版图中确定第一待填充版图区域，包括：按照第一预设规则，将原始电路版图进行划分，得到至少两个第一版图区域；对每个所述第一版图区域进行密度检查；将版图密度低于预定阈值的第一版图区域确定为第一待填充版图区域。

根据本申请实施例的一种具体实现方式，所述在所述第一中间电路版图中确定第二待填充版图区域，包括：按照第二预设规则，将所述第一中间电路版图进行划分，得到至少两个第二版图区域；所述第二版图区域与所述第一待填充版图区域不完全重合；对每个所述第二版图区域进行密度检查；将版图密度低于预定阈值的第二版图区域确定为第二待填充版图区域。

根据本申请实施例的一种具体实现方式，在所述第一中间电路版图中确定第二待填充版图区域之后，所述方法，还包括：从所述第一中间电路版图中提取所述第二待填充版图区域，以使所述第二待填充版图区域形成独立的第二中间电路版图；提取所述第二待填充版图区域后的所述第一中间电路版图形成第三中间电路版图；所述根据所述第二待填充版图区域的版图密度和所述相邻的至少一个版图区域的版图密度，在所述第二待填充版图区域插入第二冗余图形，包括：根据所述第二待填充版图区域的版图密度和所述相邻的至少一个版图区域的版图密度，在所述第二中间电路版图中插入第二冗余图形，形成第四中间电路版图；根据所述第二待填充版图区域在所述第一中间电路版图的位置，将所述第四中间电路版图合并到所述第三中间电路版图中。