[发明专利]用于存储器装置的指令高速缓存方案

说明书

本申请案涉及一种用于存储器装置的指令高速缓存方案。存储器控制器可包含与存储数据和控制信息相关联的第一紧密耦合存储器组件和与存储控制信息相关联的第二紧密耦合存储器组件。所述存储器控制器可配置成从所述第一紧密耦合存储器组件检索数据且从第二紧密耦合存储器组件检索控制信息。控制信息可存储于所述第一紧密耦合存储器组件中，且存储器控制器可通过将存储于所述第一紧密耦合存储器组件中的所述控制信息从所述第一紧密耦合存储器组件传送到所述第二紧密耦合存储器组件中来存取所述控制信息。在将所述控制信息传送到所述第二紧密耦合存储器组件中之后，所述存储器控制器可从所述第二紧密耦合存储器组件存取所述控制信息。

交叉参考

本专利申请案要求阿塔纳西奥(Attanasio)等人于2020年5月26日提交的题为“用于存储器装置的指令高速缓存方案(INSTRUCTION CACHING SCHEME FOR MEMORYDEVICES)”的第16/883,769号美国专利申请案的优先权，所述申请案转让给本受让人且明确地以全文引用的方式并入本文中。

技术领域

技术领域涉及一种用于存储器装置的指令高速缓存方案。

背景技术

下文大体上涉及一或多个存储器系统，且更确切地说，涉及一种用于存储器装置的增强型指令高速缓存方案。

存储器装置广泛用于将信息存储在例如计算机、无线通信装置、相机、数字显示器等各种电子装置中。信息是通过将存储器装置内的存储器单元编程为各种状态来存储的。举例来说，二进制存储器单元可被编程为两种支持状态中的一种，通常由逻辑1或逻辑0标示。在一些实例中，单个存储器单元可支持多于两种状态，所述两种状态中的任一种可存储。为了存取所存储信息，组件可读取或感测存储器装置中的至少一种所存储状态。为了存储信息，组件可对存储器装置中的状态进行写入或编程。

存在各种类型的存储器装置和存储器单元，包含磁性硬盘、随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、快闪存储器、相变存储器(PCM)、自选存储器、硫族化物存储器技术等。存储器单元可以是易失性或非易失性的。例如FeRAM的非易失性存储器即使在无外部电源存在的情况下仍可长时间保持其所存储的逻辑状态。例如DRAM的易失性存储器装置在与外部电源断开连接时可能会丢失其所存储的状态。

发明内容

一种设备可包含：存储器阵列；存储器控制器，其与所述存储器阵列耦合；第一存储器组件，其与存储供所述存储器控制器使用的数据相关联；以及第二存储器组件，其与存储供所述存储器控制器使用的控制信息相关联。在一些实例中，所述存储器控制器可配置成从第一存储器组件检索数据；从第二存储器组件检索控制信息；通过将存储于所述第一存储器组件中的指令集从所述第一存储器组件传送到所述第二存储器组件来获得指令集；以及至少部分地基于从所述第二存储器组件获得的所述指令集而执行命令序列。

一种设备可包含：存储器阵列；第一存储器组件，其与所述存储器阵列耦合且与存储数据相关联；第二存储器组件，其与所述第一存储器组件耦合且与存储控制信息相关联；以及存储器控制器，其与所述存储器阵列、所述第一存储器组件和所述第二存储器组件耦合。在一些实例中，所述存储器控制器可配置成从第一存储器组件存取数据并从第二存储器组件存取控制信息的至少一部分，所述存储器控制器配置成：将第一多个指令集从存储器阵列传送到所述第一存储器组件；至少部分地基于传送所述第一多个指令集而接收与所述存储器控制器相关联的命令；至少部分地基于接收所述命令而将所述第一多个指令集的指令集传送到所述第二存储器组件，所述指令集包括用于执行所述命令的命令序列；以及由所述存储器控制器至少部分地基于将所述指令集从所述第一存储器组件传送到所述第二存储器组件而从所述第二存储器组件检索所述指令集。