[发明专利]地址线的测试样品及其测试方法

说明书

本申请实施例公开了一种地址线的测试样品及其测试方法，方法包括：提供具有裸露的地址线层的半导体结构；地址线层包含多条均沿第一方向延伸且相距第一距离的地址线；在其中一条地址线的至少一侧形成标记；形成覆盖地址线的绝缘层；基于标记，确定地址线层中的第一区域、第二区域、第三区域以及第四区域；其中，第一区域与第二区域的连线与第一方向平行；第三区域与第四区域分别位于第一区域的两侧，且第一区域与第三区域及第四区域沿与第一方向垂直的第二方向的间距均为第一距离；去除覆盖第一区域、第二区域、第三区域、第四区域的部分绝缘层；根据第一区域、第二区域、第三区域、第四区域间的电流情况，确定第一区域对应的地址线的引出情况。

技术领域

本申请涉及半导体技术领域，尤其涉及一种地址线的测试样品及其测试方法。

背景技术

随着半导体芯片技术的发展，集成化程度越来越高，所需要的半导体芯片制造技术也越来越精密，在半导体芯片制造过程中或完成制造时，需要对半导体芯片地址线的相关参数进行测试，以监测生产出的半导体芯片是否符合工艺要求，良率是否合格等，并可以通过对半导体芯片地址线的相关参数进行测试，找出芯片异常的原因，为相应的工艺改进提供依据。

然而，相关技术中对地址线进行测试时，存在无法准确判断地址线是否成功引出的问题。

发明内容

为解决相关技术问题，本申请实施例提出一种地址线的测试样品及其测试方法。

本申请实施例提供了一种地址线的测试方法，所述方法包括：

提供具有裸露的地址线层的半导体结构；所述地址线层包含多条均沿第一方向延伸且相距第一距离的地址线；

在其中一条所述地址线的至少一侧形成标记；

形成覆盖所述地址线的绝缘层；

基于所述标记，确定所述地址线层中的第一区域、第二区域、第三区域以及第四区域；其中，所述第一区域与第二区域的连线与所述第一方向平行；所述第三区域与第四区域分别位于所述第一区域的两侧，且所述第一区域与第三区域及第四区域沿与所述第一方向垂直的第二方向的间距均为所述第一距离；

去除覆盖所述第一区域、第二区域、第三区域、第四区域的部分绝缘层，暴露出所述第一区域、第二区域、第三区域、第四区域；

根据所述第一区域、第二区域、第三区域、第四区域间的电流情况，确定所述第一区域对应的地址线的引出情况。

上述方案中，所述根据所述第一区域、第二区域、第三区域、第四区域间的电流情况，确定所述第一区域对应的地址线的引出情况，包括：

根据所述第一区域与第二区域之间的电流情况，判断所述第一区域和第二区域是否位于同一条地址线上；

根据所述第一区域、第二区域分别与第三区域、第四区域之间的电流情况，判断所述第一区域对应的地址线是否与两侧相邻的地址线短路；

当所述第一区域和第二区域位于同一条地址线上，且所述第一区域对应的地址线与两侧相邻的地址线未短路，则第一区域对应的地址线引出成功；

当所述第一区域和第二区域不位于同一条地址线上；和/或，所述第一区域对应的地址线与两侧任一相邻的地址线短路，则第一区域对应的地址线引出失败。

上述方案中，所述方法还包括：

基于所述标记，确定所述地址线层中的第五区域以及第六区域；其中，所述第三区域与第五区域的连线与所述第一方向平行，所述第四区域与第六区域的连线与所述第一方向平行；

去除覆盖所述第五区域以及第六区域上的部分绝缘层，暴露出所述第五区域以及第六区域；

所述根据所述第一区域、第二区域、第三区域、第四区域间的电流情况，确定所述第一区域对应的地址线的引出情况，包括：