[发明专利]时钟分布网络、使用其的半导体装置以及半导体系统有效
| 申请号： | 202110570496.6 | 申请日： | 2021-05-25 |
| 公开（公告）号： | CN113970951B | 公开（公告）日： | 2023-10-03 |
| 发明（设计）人： | 姜智孝 | 申请（专利权）人： | 爱思开海力士有限公司 |
| 主分类号： | G06F1/10 | 分类号： | G06F1/10;G06F1/12;G06F1/06 |
| 代理公司： | 北京弘权知识产权代理有限公司 11363 | 代理人： | 许伟群;郭放 |
| 地址： | 韩国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 时钟 分布 网络 使用 半导体 装置 以及 系统 | ||
1.一种时钟分布网络，包括：
全局驱动器，其被配置为接收成对的时钟信号以产生成对的全局时钟信号；
时钟传输驱动器，其被配置为放大所述成对的全局时钟信号以产生成对的传输时钟信号；
第一升压电路，其被配置为对所述成对的传输时钟信号的电压电平进行升压，以产生成对的第一升压时钟信号；
第一本地驱动器，其被配置为对所述成对的第一升压时钟信号的电压电平进行移位，以产生成对的第一本地时钟信号；
第二升压电路，其被配置为对所述成对的第一升压时钟信号的电压电平进行升压，以产生成对的第二升压时钟信号；以及
第二本地驱动器，其被配置为对所述成对的第二升压时钟信号的电压电平进行移位，以产生成对的第二本地时钟信号。
2.根据权利要求1所述的时钟分布网络，其中，所述时钟传输驱动器是电流模式逻辑驱动器，“电流模式逻辑”被简称为CML。
3.根据权利要求1所述的时钟分布网络，
其中，所述时钟传输驱动器还被配置为接收电流控制信号，以及
其中，所述时钟传输驱动器的增益基于所述电流控制信号来被控制。
4.根据权利要求1所述的时钟分布网络，其中，所述第一升压电路被配置为产生具有相对于所述成对的传输时钟信号而言增大的交流增益的所述成对的第一升压时钟信号，“交流”被简称为AC。
5.根据权利要求1所述的时钟分布网络，
其中，所述第一升压电路还被配置为接收电流控制信号，以及
其中，所述第一升压电路的AC增益基于所述电流控制信号来被控制。
6.根据权利要求1所述的时钟分布网络，其中，所述第一本地驱动器被配置为：对具有CML电平的所述成对的第一升压时钟信号的电压电平进行移位，以产生具有互补金属氧化物半导体电平的所述成对的第一本地时钟信号，“互补金属氧化物半导体”被简称为CMOS。
7.根据权利要求1所述的时钟分布网络，其中，所述第二升压电路被配置为产生具有相对于所述成对的第一升压时钟信号增大的AC增益的所述成对的第二升压时钟信号。
8.根据权利要求1所述的时钟分布网络，
其中，所述第二升压电路还被配置为接收电流控制信号，以及
其中，所述第二升压电路的AC增益基于所述电流控制信号来被控制。
9.根据权利要求1所述的时钟分布网络，其中，所述第二本地驱动器被配置为对具有CML电平的所述成对的第二升压时钟信号的电压电平进行移位，以产生具有CMOS电平的所述成对的第二本地时钟信号。
10.一种半导体装置，包括：
第一本地驱动器，其被配置为接收成对的第一传输时钟信号并对所述成对的第一传输时钟信号的电压电平进行移位，以产生成对的第一本地时钟信号；
第一数据输入/输出电路，其被配置为同步于所述成对的第一本地时钟信号来执行数据输入/输出操作；
第一升压电路，其被配置为对所述成对的第一传输时钟信号的电压电平进行升压，以产生成对的第二传输时钟信号；
第二本地驱动器，其被配置为接收所述成对的第二传输时钟信号并对所述成对的第二传输时钟信号的电压电平进行移位，以产生成对的第二本地时钟信号；以及
第二数据输入/输出电路，其被配置为同步于所述成对的第二本地时钟信号来执行数据输入/输出操作。
11.根据权利要求10所述的半导体装置，其中，所述第一本地驱动器被配置为对具有电流模式逻辑电平的所述成对的第一传输时钟信号的电压电平进行移位，以产生具有互补金属氧化物半导体电平的所述成对的第一本地时钟信号，“电流模式逻辑”被简称为CML，“互补金属氧化物半导体”被简称为CMOS。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司，未经爱思开海力士有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202110570496.6/1.html，转载请声明来源钻瓜专利网。
