[发明专利]一种测试芯片版图的生成方法

权利要求书

1.一种测试芯片版图的生成方法，其特征在于，包括：

创建测试芯片的指令集，所述指令集包括关于测试芯片的版图信息的多个指令；以及，

利用含内嵌版图算法的程序读取所述指令集，并根据版图设计规则及参数，执行与所述指令集中各指令相对应的版图算法以生成测试芯片版图。

2.如权利要求1所述的测试芯片版图的生成方法，其特征在于，所述测试芯片的版图信息包括测试芯片布局、焊盘名称和受测元器件的名称、种类、参数值及布局。

3.如权利要求2所述的测试芯片版图的生成方法，其特征在于，所述指令集中，所述测试芯片布局的指令格式为：DEFINE TYPE:N GDS_Fiename X:Sn Y:Sn PAD:n；其中，

DEFINE表示定义测试芯片布局；

TYPE:N表示测试芯片布局样式；

GDS_Filename表示执行所述程序后的输出GDS档案名；

X:Sn表示最左侧第一个焊盘在金属层上的X坐标值；

Y:Sn表示最左侧第一个焊盘在金属层上的Y坐标值；

PAD:n表示焊盘的数量。

4.如权利要求2所述的测试芯片版图的生成方法，其特征在于，所述指令集中，所述焊盘名称的指令格式为：PadName N:C N:C…；其中，

PadName:表示定义焊盘名称；

N:C表示焊盘的排序号以及相应的名称。

5.如权利要求2所述的测试芯片版图的生成方法，其特征在于，所述指令集中，MOS器件的名称、种类、参数值及布局的指令格式为：名称G:n D:n W＝n L＝n M＝N DUMMY＝N；其中，

G:n表示栅极连接焊盘的排序号；

D:n表示漏极连接PAD的排序号；

W＝n表示沟道宽度大小；

L＝n表示沟道长度大小；

M＝n表示所述MOS器件的一固定版图样式；

DUMMY＝n表示虚拟MOS器件的数量。

6.如权利要求1所述的测试芯片版图的生成方法，其特征在于，所述指令集包括：

TestKeyLayout

指令1；

指令2；

::::::

指令n；

EndTestKeyLayout

其中，指令1、指令2、…以及指令n为创建的所述指令集中的指令，n为大于2的自然数；

TestKeyLayout表示指令开始；

EndTestKeyLayout表示指令结束。

7.如权利要求1所述的测试芯片版图的生成方法，其特征在于，所述版图设计规则及参数包括版图层次规则、版图及元器件参数规则和版图布局布线规则。

8.如权利要求7所述的测试芯片版图的生成方法，其特征在于，所述版图层次规则通过利用版图层次资讯表进行格式转换得到，所述版图层次规则的格式为：LayerXXXDataTypexxx KeyName；其中，

Layer表示当前行为版图层次；

XXX表示层次号码的3个整数位号码,不足部分补零；

DataType表示版图层次类型；

xxx表示层次类型的3个整数位号码,不足部分零；

KeyName为版图层次名称的关键字。

9.如权利要求7所述的测试芯片版图的生成方法，其特征在于，所述版图及元器件参数规则通过利用元器件参数资讯表结合版图层次资讯表进行格式转换得到，所述版图及元器件参数规则的格式为：RuleXXXxxxNNNisdddd Note；其中，

Rule表示当前行为版图层次的设计规则；

XXX表示版图层次号码的3个整数位号码，不足部分补零；

xxx表示层次类型的3个整数位号码，不足部分补零；

NNN表示设计规则的3个整数位编码,不足部分补零；

dddd表示设计规则的4个整数位数值，单位为奈米，不足部分补零。