[发明专利]一类含硅快速图形化嵌段共聚物的制备和应用方法

说明书

本发明涉高分子材料技术领域，具体涉及一种组装尺寸和组装形貌高度可控且PDI较小的含硅快速图形化嵌段共聚物，以及该含硅快速图形化嵌段共聚物的制备方法和作为复合图形化材料的应用。本发明设计合成了一类同时具有超高分辨率、高刻蚀对比度且可在低温下快速自组装的含硅DSA快速图形化嵌段共聚物，所述含硅快速图形化嵌段共聚物不仅能够在80℃下仅通过1min退火就能形成稳定的超高纳米结构，且由于含硅组分的存在，所述含硅快速图形化嵌段共聚物还具有较高的抗刻蚀选择性。

技术领域

本发明涉高分子材料技术领域，具体涉及一种组装尺寸和组装形貌高度可控且PDI较小的含硅快速图形化嵌段共聚物，以及该含硅快速图形化嵌段共聚物的制备方法和作为复合图形化材料的应用。

背景技术

集成电路(integrated circuit,IC)是信息化时代最关键的技术之一，从日常生活到工业生产，所有涉及到电子运算的器件均离不开芯片，也正是因为有了功能不断变得强大的芯片，个人计算机才变得能够集成越来越强大的功能，移动电话才能走入3G和4G的时代。在集成电路的制造中，光刻(photolithography)是举足轻重的关键技术。芯片的功能能够得到不断的提高，离不开光刻技术材料与工艺的发展。

光刻(photolithography)是利用光化学反应将掩膜(mask)上的预设图形转印至衬底(substrate)上的过程。在光刻工艺中，光刻胶(photo-resist)是最关键的材料。入射光通过掩膜版，使掩膜版上的图形被投射到涂布在衬底上的光刻胶上，激发光化学反应，并经烘烤和显影从而形成光刻胶图形，随后光刻胶图形作为阻挡层，用于选择性地阻挡后续的刻蚀或是离子注入等。

自22/20nm节点后开始，技术节点(Technology Nodes)和分辨率(Half-Pitch，HP)不再一一对应。由于鳍式场效应晶体管(FinFET)的引入，使得虽然分辨率HP减少得较为缓慢，但因为晶体管结构的三维立体化，晶体管数量仍可高速增长。因此，当前市面上芯片厂商所称的7nm和5nm技术芯片，并不代表通过光刻技术形成了7nm乃至5nm尺寸的线条图案制得。当前利用0.33NA的EUV光刻技术可以实现13nm HP芯片的大批量生产(High VolumeManufacturing，HVM)，但10nm以下HP的光刻技术还处于研究进程当中。

除极紫外光刻技术以外，国际半导体技术蓝图(International TechnologyRoadmap for Semiconductor，ITRS)曾提到，下一代光刻技术还包括有电子束光刻技术(Electron-Beam Lithography，EBL)、纳米压印技术(Nanoimprint Lithogrpahy，NIL)和导向自组装技术(Directed Self-Assembly，DSA)。其中电子束光刻技术虽然能实现较高的分辨率，但是生产成本高昂且产能低下；而纳米压印技术虽然成本较低，但是存在有模板缺陷、接触污染等工艺问题，图案质量差强人意。因此，在这些备选技术策略中，导向自组装技术和EUV更受工业界和学术界的青睐。

导向自组装的主要步骤是在具有成熟工艺光刻技术制备的模板内，填充入具有微相分离(Microphase Separation)性质的DSA材料，经过热退火(Thermal Annealing)或溶剂退火(Solvent Annealing)后DSA材料发生微相分离，DSA材料微相分离后所得结构可在模板的导向作用下存在特定的取向。而后通过选择性刻蚀除去其中的一相再进一步刻蚀，将DSA材料微相分离后形成的图案转移到下方基板上，从而在模板内得到更为密集、尺寸更小的图案，实现模板预先设计图案的密度倍增，提高了该工艺所能实现的分辨率。此外除了能够实现条纹图案(Line/Space)的密度倍增以外，通过DSA技术还可以实现诸如接触孔(Contact Hole)等其他结构的密度倍增。