[发明专利]存储器器件及其形成方法

说明书

一种存储器器件包括：衬底、层堆叠及多个复合柱结构。层堆叠设置在衬底上。层堆叠包括交替堆叠的多个导电层及多个介电层。复合柱结构分别穿透过层堆叠。每一个复合柱结构包括介电柱；一对导电柱，穿透过介电柱且通过介电柱的一部分彼此电隔离；沟道层，覆盖介电柱的两侧及所述一对导电柱的两侧；铁电层，设置在沟道层与层堆叠之间；以及缓冲层，设置在沟道层与铁电层之间。

技术领域

本发明实施例涉及一种存储器器件及其形成方法。

背景技术

半导体集成电路(integrated circuit，IC)行业已经历了指数级增长。IC材料及设计的技术进步已催生出数代IC，其中每一代具有比上一代更小且更复杂的电路。在IC演进的过程中，在几何大小(即，可使用制作工艺产生的最小组件(或线路))已减小的同时，功能密度(即，每芯片面积内连器件的数目)一般来说已增大。此种按比例缩小的过程通常通过提高生产效率及降低相关联的成本来提供益处。

此种按比例缩小也已增加IC处理及制造的复杂性，且为实现这些进步，IC工艺及制造也需要类似的发展。举例来说，已引入三维(three-dimensional，3D)存储器器件来置换平面存储器器件。然而，3D存储器器件尚未在所有方面皆完全令人满意，出现了应予以解决的附加问题。

发明内容

本发明实施例提供一种存储器器件包括：衬底、层堆叠及多个复合柱结构。层堆叠设置在衬底上。层堆叠包括交替堆叠的多个导电层及多个介电层。复合柱结构分别穿透过层堆叠。每一个复合柱结构包括介电柱；一对导电柱，穿透过介电柱且通过介电柱的一部分彼此电隔离；沟道层，覆盖介电柱的两侧及一对导电柱的两侧；铁电层，设置在沟道层与层堆叠之间；以及缓冲层，设置在沟道层与铁电层之间。

本发明实施例提供一种存储器器件包括：层堆叠，设置在衬底上，其中层堆叠包括交替堆叠的多个导电层与多个介电层；介电柱，穿透过层堆叠；沟道层，环绕介电柱；铁电层，设置在沟道层与层堆叠之间；以及缓冲层，设置在铁电层与沟道层之间。

本发明实施例提供一种形成存储器器件的方法包括：在衬底上形成层堆叠，其中层堆叠包括交替堆叠的多个介电层与多个牺牲层；在层堆叠中形成沟槽，以穿透过层堆叠；将铁电层装衬在沟槽的侧壁上；在沟槽中形成缓冲层，以覆盖铁电层；在沟槽中形成沟道层，以覆盖缓冲层；使用介电材料填充沟槽，以形成介电柱；形成嵌置在介电柱中的一对导电柱；以及实行置换工艺，以将多个牺牲层置换成多个导电层。

附图说明

结合附图阅读以下详细说明，会最佳地理解本公开的各个方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为使论述清晰起见，可任意增大或减小各种特征的尺寸。

图1是根据一些实施例的衬底的剖视图。

图2A到图10A是根据第一实施例的形成三维(3D)存储器器件的方法的俯视图。

图2B到图10B是沿着图2A到图10A的横截面A-A的剖视图。

图10C是沿着图10B的横截面B-B的平面图。

图11A及图11B是根据各种实施例的3D存储器器件的平面图。

图12是根据一些实施例的存储器阵列的俯视图。

图13是图12的存储器阵列的电路图。

图14A到图14D是根据一些替代实施例的3D存储器器件的剖视图。

图15到图21A是根据第二实施例的形成3D存储器器件的方法的剖视图。

图16B是图16A的3D存储器器件的俯视图。

图21B是图21A的3D存储器器件的俯视图。

图22是根据第三实施例的3D存储器器件的剖视图。