[发明专利]半导体器件及其制造方法

权利要求书

1.一种半导体器件，其特征在于，包括：

SOI衬底，包括自下向上的下层衬底、绝缘埋层和半导体层；

栅极层，形成于所述半导体层上，所述栅极层包括主栅和扩展栅，所述扩展栅包括与所述主栅连接的第一部分以及位于所述第一部分的远离所述主栅一侧的第二部分，所述第一部分与所述第二部分连接；

源极区和漏极区，分别形成于所述主栅两侧的半导体层中，所述第二部分的长度小于所述第一部分位于所述半导体层上的长度；以及，

体接触区，形成于所述第一部分的远离所述主栅一侧的半导体层中，所述体接触区同时与所述第一部分和所述第二部分接触，且所述体接触区与所述第一部分共同环绕所述第二部分。

2.如权利要求1所述的半导体器件，其特征在于，所述绝缘埋层上形成有浅沟槽隔离结构，所述浅沟槽隔离结构包围所述源极区、所述漏极区和所述体接触区。

3.如权利要求2所述的半导体器件，其特征在于，所述主栅的远离所述第一部分的一端从所述半导体层上延伸至所述浅沟槽隔离结构上。

4.如权利要求2所述的半导体器件，其特征在于，所述第一部分的两端从所述半导体层上延伸至所述浅沟槽隔离结构上。

5.如权利要求1所述的半导体器件，其特征在于，所述第二部分在所述第一部分的远离所述主栅一侧的位置与所述主栅对准。

6.如权利要求1所述的半导体器件，其特征在于，所述体接触区的形状为∏型，∏型的“―”部位位于所述第二部分的远离所述第一部分一侧的半导体层中，∏型的“|”部位的远离“―”部位的一端与所述第一部分接触。

7.如权利要求1所述的半导体器件，其特征在于，所述主栅和所述第一部分中形成有第一离子掺杂区，所述第二部分中形成有第二离子掺杂区；所述源极区、所述漏极区和所述第一离子掺杂区的导电类型相同，所述体接触区与所述第二离子掺杂区的导电类型相同，所述体接触区与所述源极区的导电类型不同。

8.如权利要求1所述的半导体器件，其特征在于，所述栅极层与所述半导体层之间形成有栅介质层。

9.一种半导体器件的制造方法，其特征在于，包括：

提供一SOI衬底，所述SOI衬底包括自下向上的下层衬底、绝缘埋层和半导体层；

形成栅极层于所述半导体层上，所述栅极层包括主栅和扩展栅，所述扩展栅包括与所述主栅连接的第一部分以及位于所述第一部分的远离所述主栅一侧的第二部分，所述第一部分与所述第二部分连接；

形成源极区和漏极区于所述主栅两侧的半导体层中，以及形成体接触区于所述第一部分的远离所述主栅一侧的半导体层中，所述第二部分的长度小于所述第一部分位于所述半导体层上的长度，所述体接触区同时与所述第一部分和所述第二部分接触，且所述体接触区与所述第一部分共同环绕所述第二部分。

10.如权利要求9所述的半导体器件的制造方法，其特征在于，所述体接触区的形状为∏型，∏型的“―”部位位于所述第二部分的远离所述第一部分一侧的半导体层中，∏型的“|”部位的远离“―”部位的一端与所述第一部分接触。

11.如权利要求9所述的半导体器件的制造方法，其特征在于，在形成所述源极区和所述漏极区于所述主栅两侧的半导体层中的同时，形成第一离子掺杂区于所述主栅和所述第一部分中；在形成所述体接触区于所述第一部分的远离所述主栅一侧的半导体层中的同时，形成第二离子掺杂区于所述第二部分中；所述源极区、所述漏极区和所述第一离子掺杂区的导电类型相同，所述体接触区与所述第二离子掺杂区的导电类型相同，所述体接触区与所述源极区的导电类型不同。