[发明专利]半导体器件及其形成方法

说明书

本文公开的栅极切割技术形成栅极隔离鳍，以在形成多栅极器件之前，特别是在形成多栅极器件的金属栅极之前，将多栅极器件的金属栅极彼此隔离。示例性器件包括：第一多栅极器件，具有第一源极/漏极部件和围绕第一沟道层的第一金属栅极；以及第二多栅极器件，具有第二源极/漏极部件和围绕第二沟道层的第二金属栅极。将第一金属栅极和第二金属栅极分隔开的栅极隔离鳍包括具有第一介电常数的第一介电层和设置在第一介电层上方的具有第二介电常数的第二介电层。第二介电常数小于第一介电常数。栅极隔离端帽可以设置在栅极隔离鳍上，以提供额外的隔离。本申请的实施例还涉及半导体器件及其形成方法。

技术领域

本申请的实施例涉及半导体器件及其形成方法。

背景技术

已经引入了多栅极器件以改善栅极控制。已经观察到多栅极器件可以增加栅极-沟道耦接、减小截止状态电流和/或减小短沟道效应(SCE)。一种这样的多栅极器件是全环栅(GAA)器件，其包括可以部分或全部在沟道区域周围延伸以至少在两侧上提供至沟道区域的访问的栅极结构。GAA器件能够积极缩小IC技术、维持栅极控制并且降低SCE，同时与传统IC制造工艺无缝集成。但是，随着GAA器件继续缩放，通常用于将不同GAA器件的栅极彼此隔离的非自对准栅极切割技术(诸如将第一GAA晶体管的第一栅极与第二GAA晶体管的第二栅极隔离)正在阻碍用于先进IC技术节点所需的IC部件的密集封装。因此，虽然现有的GAA器件和用于制造这种器件的方法通常已经足以满足其预期目的，但是它们不是在所有方面都完全令人满意。

发明内容

本申请的一些实施例提供了一种半导体器件，包括：第一多栅极器件，具有：第一沟道层，设置在第一源极/漏极部件之间，以及第一金属栅极，围绕所述第一沟道层；第二个多栅极器件，具有：第二沟道层，设置在第二源极/漏极部件之间，以及第二金属栅极，围绕所述第二沟道层；以及栅极隔离鳍，设置在所述第一金属栅极和所述第二金属栅极之间并且将所述第一金属栅极和所述第二金属栅极分隔开，其中，所述栅极隔离鳍包括：第一介电层，具有第一介电常数，以及第二介电层，设置在所述第一介电层上方，其中，所述第二介电层具有小于所述第一介电常数的第二介电常数。

本申请的另一些实施例提供了一种半导体器件，包括：隔离部件，设置在衬底上方，其中，所述隔离部件设置在从所述衬底延伸的第一鳍部分和第二鳍部分之间；栅极隔离鳍，设置在所述隔离部件上方，其中，所述栅极隔离鳍包括设置在高k介电层上方的低k介电层；第一多栅极器件，具有设置在所述第一鳍部分上方的第一沟道层、包裹所述第一沟道层的第一金属栅极，和第一源极/漏极部件，其中，所述第一金属栅极设置在所述第一沟道层和所述第一鳍部分之间；以及第二多栅极器件，具有设置在所述第二鳍部分上方的第二沟道层、包裹所述第二沟道层的第二金属栅极，和第二源极/漏极部件，其中，所述第二金属栅极设置在所述第二沟道层和所述第二鳍部分之间，并且其中，所述栅极隔离鳍将所述第一多栅极器件的所述第一金属栅极与所述第二多栅极器件的所述第二金属栅极分隔开。

本申请的又一些实施例提供了一种形成半导体器件的方法，包括：在沟槽的下部中形成隔离部件；在所述隔离部件上方形成栅极隔离鳍，其中，通过以下步骤在所述沟槽的上部中形成所述栅极隔离鳍：沿所述沟槽的上部的底部和侧壁沉积具有第一介电常数的第一介电层，在所述第一介电层上方的所述沟槽的上部中沉积第二介电层，其中，所述第二介电层具有小于所述第一介电常数的第二介电常数，以及对所述第一介电层和所述第二介电层实施平坦化工艺；以及在形成所述栅极隔离鳍之后，形成第一多栅极器件和第二多栅极器件，其中：所述第一多栅极器件具有第一沟道层、第一金属栅极和第一源极/漏极部件，其中，所述第一沟道层设置在所述第一源极/漏极部件之间，并且所述第一金属栅极围绕所述第一沟道层，所述第二多栅极器件具有第二沟道层、第二金属栅极和第二源极/漏极部件，其中，所述第二沟道层设置在所述第二源极/漏极部件之间，并且所述第二金属栅极围绕所述第二沟道层，以及所述栅极隔离鳍设置在所述第一多栅极器件的所述第一金属栅极和所述第二多栅极器件的所述第二金属栅极之间并且将所述第一多栅极器件的所述第一金属栅极和所述第二多栅极器件的所述第二金属栅极分隔开。

附图说明