[发明专利]一种松弛度权重时序驱动布局方法

说明书

本发明提供一种松弛度权重时序驱动布局方法，包括：初始化网表，从所述网表中确定第一目标模块，将所述第一目标模块映射到所述FPGA芯片内部对应的物理位置上，并利用时序引擎得到所述第一目标模块的松弛度；根据所述第一目标模块的松弛度，更新所述第一目标模块在所述FPGA芯片上的布局区域。根据FPGA芯片上各个模块的松弛度来布局，将松弛度小的模块识别为需要优先处理的重要模块，放在芯片的中心位置，将松弛度大的模块识别为不重要的模块，放在芯片的边缘位置，提高了用户的设计性能，保证了芯片上的高性能资源得到最大化的利用。

技术领域

本发明涉及集成电路技术领域,尤其涉及一种松弛度权重时序驱动布局方法。

背景技术

现场可编程逻辑门阵列(Field Programmable Gate Array，FPGA)是一种具有丰富硬件资源、强大并行处理能力和灵活配置能力的逻辑器件。这些特征使得FPGA在数据处理、通信、网络等很多领域得到了越来越多的广泛应用。

随着集成电路的快速发展，集成电路的规模的增大给FPGA布局算法提出了更高的要求。在当前芯片时序驱动布局算法中，用户设计了不同时钟具有不同的频率，从而决定了不同路径的设计延迟。根据时延来调整芯片中各个模块的位置，并不能有效的利用芯片中的高性能资源。

发明内容

有鉴于此，本申请实施例提供了一种松弛度权重时序驱动布局方法。根据待映射模块的松弛度来确定模块的重要性，将重要性较高的模块映射到FPGA芯片的中心位置区域，将重要性相对较低的模块映射到FPGA芯片的边缘位置区域，以提高FPGA芯片的设计性能。

第一方面，本申请实施例提供了一种松弛度权重时序驱动布局方法，包括：

初始化网表，所述网表中包括至少一个模块；

从所述网表中确定第一目标模块，将所述第一目标模块映射到所述FPGA芯片内部对应的物理位置上，并利用时序引擎得到所述目标模块的松弛度；

根据所述第一目标模块的松弛度，更新所述第一目标模块在所述FPGA芯片上的布局区域。

可选地，根据所述第一目标模块的松弛度，确定所述第一目标模块在所述FPGA芯片上的布局区域包括：

基于所述第一目标模块的松弛度为负值，将所述第一目标模块重新映射到所述FPGA芯片的中心区域的至少一个逻辑块中；

基于所述第一目标模块的松弛度为正值，将所述第一目标模块重新映射到所述FPGA芯片的边缘区域的至少一个逻辑块中。

可选地，所述基于所述第一目标模块的松弛度为负值，将所述第一目标模块重新映射到所述FPGA芯片的中心区域的至少一个逻辑块中包括：

当所述FPGA芯片的中心区域的至少一个逻辑块中存在已经映射完成的模块时，将所述第一目标模块映射到与所述至少一个逻辑块中任意一个逻辑块相邻的逻辑块中。

可选地，所述基于所述第一目标模块的松弛度为负值，将所述第一目标模块重新映射到所述FPGA芯片中的中心区域的至少一个逻辑块中包括：

当所述FPGA芯片的中心区域的至少一个逻辑块中存在已经映射完成的模块时，获取所述第一目标模块和所述中心区域中已经映射完成的多个模块中的每一个模块的松弛度，并按照松弛度的大小关系进行重新布局。

可选地，所述基于所述第一目标模块的松弛度为正值，将所述第一目标模块重新映射到所述FPGA芯片的边缘区域的至少一个逻辑块中包括：

当确定所述第一目标模块的松弛度为正值时，确定所述第一目标模块的当前布局区域；

基于所述第一目标模块的当前布局区域为所述FPGA模块的边缘区域时，保持所述第一目标模块的布局区域不变；