[发明专利]分支预测的方法及其微处理器以及数据处理系统

说明书

一种分支预测的方法及其微处理器以及数据处理系统。转译后备缓冲器条目皆有虚拟页地址。分支目标缓冲器条目包含代表对映分支地址和目标地址的转译后备缓冲器条目的位置信息。分支预测执行的方式是存取分支目标缓冲器和转译后备缓冲器，其中代表转译后备缓冲器N个条目之一的位置信息用于判断是否命中分支目标缓冲器。如果命中分支目标缓冲器，那么可透过使用分支目标缓冲器中的目标地址位置信息存取转译后备缓冲器以取得对映分支地址的分支目标地址，或当所命中的分支目标缓冲器条目中的相同页位被设定时，使用分支页地址来构成对映分支地址的分支目标地址。

技术领域

本公开大体上涉及微处理器，尤其涉及分支预测的方法及其微处理器以及数据处理系统。

背景技术

在数据处理系统内，分支目标缓冲器(branch target buffer；BTB)通常用于预测分支指令的结果和分支指令的目标地址以便增强性能。由于微处理器透过增大流水线级(pipeline stages)的数目和并行执行指令的数目来增强性能，因此分支目标缓冲器(BTB)的大小通常随之增大以便提高命中率且减少分支误预测造成的性能损失。此外，4GB的数据存储器对处理来自因特网的大量数据不再足够，由此大部份高端微处理器需要64位存储器地址而非10年以前的32位存储器地址。然而，增大BTB的大小导致芯片面积增大、存取时间增长以及增加BTB操作所需的功率。

发明内容

根据实施例中的一个，微处理器具备TLB和BTB。TLB包含多个由分支页地址寻址的TLB条目。TLB用于根据指令页地址来判断多个TLB条目当中是否命中至少一个TLB条目。每一TLB条目包含虚拟页地址和对应于L2 TLB其中一路的TLB路码。BTB包含多个由分支地址寻址的BTB条目，每一条目包含分支地址简码和目标地址简码。在实施例中，判断是否命中BTB是透过命中TLB的TLB路码用于选择至少一个BTB条目达成。

根据实施例中的一个，提供一种在微处理器中从分支地址进行分支预测的方法。所述方法包含至少以下步骤：接收分支地址，根据分支地址的第一部分来存取TLB以从TLB阵列的TLB条目读取TLB路码，根据分支地址的第二部分来存取BTB以从BTB阵列选择至少一个BTB条目，以及根据从TLB取得的TLB路码来判断是否命中BTB，其中命中BTB代表所选至少一个BTB条目与分支地址相关联。

根据实施例中的一个，提供一种数据处理系统。数据处理系统包括微处理器、耦合到微处理器的主存储器、耦合到微处理器的总线桥以及耦合到总线桥的输入/输出装置。微处理器包含TLB和BTB。TLB包含多个由分支地址寻址的TLB条目，且每一TLB条目包含一个虚拟页地址标记和对应于L2TLB其中一路的TLB路码。BTB包含多个由分支地址寻址的BTB条目，且每一条目包含分支地址简码和目标地址简码。在实施例中，使用TLB路码在分支预测时选择至少一个BTB条目。

附图说明

当结合附图阅读时，从以下详细描述会最好地理解本公开。应注意，根据业界标准惯例，各种特征未按比例绘制。实际上，为了论述清楚起见，各种特征的尺寸经过任意的增大或减小。

图1是说明根据本公开的一些实施例的数据处理系统10的方块图；

图2是说明根据本公开的一些实施例的，如图1中所说明的，CPU指令流水线架构的方块图；

图3A和图3B用以说明根据本公开的一些实施例的处理器100的不同部分之间的分支预测；

图4是说明根据本公开的一些实施例的分支预测过程的流程图；

图5A和图5B是说明根据本公开的一个实施例中的分支预测操作的图式；

图6是说明根据本公开的一些实施例的分支预测过程的流程图。

附图标号说明

10：数据处理系统；

11：系统总线；