[发明专利]自适应阵列天线数字波束合成抗干扰处理方法有效
申请号: | 202110596429.1 | 申请日: | 2021-05-31 |
公开(公告)号: | CN113472371B | 公开(公告)日: | 2022-09-02 |
发明(设计)人: | 彭涛;安毅;班亚龙;杨少帅;康荣雷 | 申请(专利权)人: | 西南电子技术研究所(中国电子科技集团公司第十研究所) |
主分类号: | H04B1/10 | 分类号: | H04B1/10;H04B7/08;H04B7/185;G01S19/37 |
代理公司: | 成飞(集团)公司专利中心 51121 | 代理人: | 郭纯武 |
地址: | 610036 四川*** | 国省代码: | 四川;51 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 自适应 阵列 天线 数字 波束 合成 抗干扰 处理 方法 | ||
1.一种自适应阵列天线数字波束合成抗干扰处理方法,具有如下技术特征:基于数据预处理模块、抗干扰处理模块和系统校准处理模块组成阵列抗干扰快速实现的FPGA软件模块;数据预处理模块首先对多通道接收的数字中频信号进行数字下变频和数字滤波,利用时域抽头得到多通道的空时二维基带数据,并对空时二维基带数据及其共轭转置数据计算乘累加得到自相关矩阵;同时,系统校准处理模块利用通道校准结果和天线校准结果计算接收信号入射方向的空时二维导向矢量;然后抗干扰处理模块采用Vivado HLS技术实现对自相关矩阵的快速高精度求逆运算,得到自相关矩阵的逆矩阵;抗干扰处理模块采用拉格朗日乘子法得到最优波束形成的自适应抗干扰算法,抗干扰处理模块再根据自适应抗干扰算法,利用自相关逆矩阵和空时二维导向矢量实时计算自适应权值系数,抗干扰处理模块利用子阵间的相位关系对全阵进行数字波束形成,并根据阵元数和时域抽头数计算空时二维基带数据的缓存时间,同时自适应数据缓存队列缓存空时二维基带数据,抗干扰处理模块将数字波束合成的自适应权值系数与对应时刻的空时二维基带数据进行时间对齐,并输出与自适应权值系数时间同步的基带数据,再对时间同步的空时二维基带数据和自适应权值系数进行复数乘法累加,在FPGA中实现自适应抗干扰,输出波束合成的数字信号;数字信号通过DAC数模转换变成模拟信号,再经过模拟上变频处理,并进行功率匹配设置,输出经抗干扰处理后的模拟中频信号,从而快速实现对自适应阵列信号的抗干扰处理。
2.如权利要求1所述的自适应阵列天线数字波束合成抗干扰处理方法,其特征在于:数据预处理模块包括:并行相连的DDC模块、自相关矩阵计算模块,阵列多通道的数字中频接收信号,首先通过DDC模块得到空时二维基带数据,并由自相关矩阵计算模块计算自相关矩阵,将连续的N组空时二维采样数据和其共轭转置数据的乘积求解统计平均,实现矩阵自相关运算得到自相关矩阵。
3.如权利要求2所述的自适应阵列天线数字波束合成抗干扰处理方法,其特征在于:所述DDC模块包括下变频模块、数字滤波模块和时域抽头模块,下变频模块根据数字中频接收信号的频点配置直接数字频率合成器(DDS)的频率并产生正弦和余弦信号,然后分别与数字中频接收信号相乘,实现数字下变频得到I路和Q路数字基带信号。
4.如权利要求3所述的自适应阵列天线数字波束合成抗干扰处理方法,其特征在于:数字滤波模块根据接收信号的带宽设计有限长度单位冲激响应(FIR)的低通滤波器,对数字下变频后的I路和Q路数字基带信号进行低通滤波处理,得到经过数字滤波的数字基带信号;时域抽头模块根据时域抽头系数对数字基带信号进行时间延迟得到空时二维基带数据。
5.如权利要求2所述的自适应阵列天线数字波束合成抗干扰处理方法,其特征在于:在自相关矩阵计算中,自相关矩阵计算模块根据多通道的空时二维数据的采样点个数N和采样点数为N的多通道空时二维数据矩阵X,得到如下的空时二维数据的自相关矩阵R:
其中,XH表示采样点数为N的多通道空时二维数据矩阵的共轭转置矩阵。
6.如权利要求1所述的自适应阵列天线数字波束合成抗干扰处理方法,其特征在于:抗干扰处理模块包括:自相关矩阵求逆模块、自适应数据缓存模块、权值系数计算模块和空时波束合成模块,自相关矩阵求逆模块首先将定点数据类型的自相关矩阵R转换为浮点数据类型的自相关矩阵Rfloat,然后利用VivadoHLS技术得到的矩阵求逆FPGAIP核实现对自相关矩阵的快速高精度求逆运算,输出浮点数据类型的自相关逆矩阵最后将浮点数据类型的自相关逆矩阵转换为定点数据类型的自相关逆矩阵R-1。
7.如权利要求6所述的自适应阵列天线数字波束合成抗干扰处理方法,其特征在于:自相关矩阵求逆模块利用Vivado HLS技术生成矩阵求逆的FPGA IP核,生成矩阵求逆的FPGAIP核中,首先使用C/C++语言对矩阵求逆运算进行快速建模,然后根据处理时延、资源消耗和吞吐量的需求设计最优化策略,最后将矩阵求逆的C/C++模型转换至可在FPGA上实现的RTL模型,得到矩阵求逆的FPGA IP核。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于西南电子技术研究所(中国电子科技集团公司第十研究所),未经西南电子技术研究所(中国电子科技集团公司第十研究所)许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110596429.1/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种车灯透明件快速成型注塑模具
- 下一篇:塔康导航自动选台方法