[发明专利]一种用于FinFET多阈值电压的无损伤掺杂方法

权利要求书

1.一种用于FinFET多阈值电压的无损伤掺杂方法，其特征在于，至少包括：

步骤一、提供位于同一基底上横向相互间隔排列的第一至第四Fin结构，所述第一至第四Fin结构上覆盖有薄型氧化层；在所述第一至第四Fin结构上沉积多晶硅层；

步骤二、在所述多晶硅层上沉积氧化层，在所述氧化层上沉积硬掩膜层；之后将所述氧化层、硬掩膜层和所述多晶硅层进行图形化，形成沿纵向间隔排列的多晶硅栅；所述多晶硅栅的长度方向沿所述横向；

步骤三、沉积覆盖所述多晶硅栅以及所述硬掩膜层的层间介质层，之后进行退火处理，接着研磨至将所述硬掩膜层顶部暴露出为止；

步骤四、去除所述硬掩膜层和所述氧化层，将所述多晶硅栅的顶部暴露出；

步骤五、去除位于所述第一Fin结构上的所述多晶硅栅和所述薄型氧化层；

步骤六、在所述第一Fin结构上依次沉积BSG层和第一帽层；

步骤七、去除位于所述第三Fin结构上的所述多晶硅栅和所述薄型氧化层；

步骤八、在所述第三Fin结构上依次沉积PSG层和第二帽层；

步骤九、进行退火，以使所述第一Fin结构上的所述BSG层中的硅向所述第一Fin结构内部进行侧向扩散，并使得所述第三Fin结构上的所述PSG中的磷向所述第三Fin结构内部进行侧向扩散；

步骤十、去除位于所述第二、第四Fin结构上的所述多晶硅栅，将所述第二、第四Fin结构暴露；

步骤十一、去除位于所述第一Fin结构上的所述BSG层和所述第一帽层、去除位于所述第三Fin结构上的PSG层和所述第二帽层，分别将所述第一、第三Fin结构暴露。

2.根据权利要求1所述的用于FinFET多阈值电压的无损伤掺杂方法，其特征在于：步骤一中所述第一至第四Fin结构依次按序排列于所述基底上，所述第一至第四Fin结构的长度方向沿与所述横向垂直的纵向。

3.根据权利要求1所述的用于FinFET多阈值电压的无损伤掺杂方法，其特征在于：步骤二中将所述多晶硅层进行图形化的方法为刻蚀法，并且刻蚀后将位于所述多晶硅栅之间的所述Fin结构暴露。

4.根据权利要求1所述的用于FinFET多阈值电压的无损伤掺杂方法，其特征在于：步骤三中的所述层间介质层覆盖所述多晶硅栅的同时并覆盖在被暴露出的所述Fin结构的上表面。

5.根据权利要求4所述的用于FinFET多阈值电压的无损伤掺杂方法，其特征在于：步骤六中在所述第一Fin结构上沉积所述BSG层和所述第一帽层的同时，所述BSG层和所述第一帽层也被沉积在所述第二至第四Fin结构上的所述多晶硅栅上表面。

6.根据权利要求5所述的用于FinFET多阈值电压的无损伤掺杂方法，其特征在于：步骤八中在所述第三Fin结构上沉积PSG层和所述第二帽层的同时，所述PSG层和所述第二帽层也被沉积在所述第一Fin结构上的所述第一帽层上、所述第二、第四Fin结构的所述多晶硅栅的所述第二帽层上。

7.根据权利要求6所述的用于FinFET多阈值电压的无损伤掺杂方法，其特征在于：步骤十中去除所述第二、第四Fin结构上的所述多晶硅栅的同时，位于所述多晶硅栅上的BSG层、PSG层以及第一、第二帽层也同时被去除。

8.根据权利要求7所述的用于FinFET多阈值电压的无损伤掺杂方法，其特征在于：步骤一中的所述第一Fin结构用作NHVT管或NLVT管；所述第二Fin结构用作NSVT管或NULVT管；所述第三Fin结构用作PHVT管或PLVT管；所述第四Fin结构用作PSVT管或PULVT管。