[发明专利]测试三维存储器单元阵列的方法和存储器电路

说明书

一种测试三维(3D)存储器单元阵列的方法，包括将数据写入3D存储器单元阵列中的存储器单元的每个层，同时执行3D存储器单元阵列的至少第一支列中的每个存储器单元的读取操作，确定3D存储器单元阵列中的一个存储器单元是否响应于读取操作而发生故障，并响应于确定该3D存储器单元阵列中的存储器单元发生故障而将3D存储器单元阵列中的至少一个故障存储器单元替换为备用存储器单元。第一支列包括在3D存储器单元阵列的每个对应层上的存储器单元。本发明的实施例还涉及一种存储器电路。

技术领域

本发明的实施例涉及测试三维存储器单元阵列的方法和存储器电路。

背景技术

半导体集成电路(IC)工业已经生成了各种各样的数字器件，以解决许多不同领域中的问题。这些数字器件中的一些(例如存储器宏)配置为用于数据存储。随着IC变得越来越小和越来越复杂，这些数字器件中的导线的电阻也发生了变化，从而影响了这些数字器件的工作电压和整体IC性能。

发明内容

根据本发明的实施例，提供了一种测试三维(3D)存储器单元阵列的方法，包括：将数据写入3D存储器单元阵列中的存储器单元的每个层；在至少一个3D存储器单元阵列的第一支列中同时执行每个存储器单元的读取操作，第一支列包括在3D存储器单元阵列的每个对应层上的存储器单元；确定3D存储器单元阵列中的存储器单元是否响应于读取操作而发生故障；以及响应于确定3D存储器单元阵列中的存储器单元发生故障，用备用存储器单元替换3D存储器单元阵列中的至少一个故障存储器单元。

根据本发明的实施例，还提供了一种测试三维(3D)存储器单元阵列的方法，包括：将数据写入3D存储器单元阵列中的存储器单元的每个层；同时执行3D存储器单元阵列的第一层中的每个存储器单元的读取操作；响应于3D存储器单元阵列的第一层的读取操作，确定3D存储器单元阵列的第一层中的第一存储器单元是否已经故障；和响应于确定3D存储器单元阵列的第一层中的第一存储器单元已经发生故障，用第一备用存储器单元替换3D存储器单元阵列的第一层中的至少一个故障存储器单元。

根据本发明的实施例，还提供了一种存储器电路，包括：第一存储器单元阵列，位于第一层上；第二存储器单元阵列，位于与第一层不同的第二层上；第一解码器电路，通过字线组耦合到第一存储器单元阵列和第二存储器单元阵列；第二解码器电路，通过位线组和源极线组耦合到第一存储器单元阵列和第二存储器单元阵列，第一解码器电路和第二解码器电路被配置为同时执行第一存储器单元阵列和第二存储器单元阵列中的每个存储器单元的写入操作；和读取电路，至少耦合到第一存储器单元阵列和第二存储器单元阵列，并且被配置为同时执行第一存储器单元阵列和第二存储器单元阵列中的每个存储器单元的读取操作。

附图说明

当结合附图进行阅读取时，从以下详细描述可最佳理解本发明的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1是根据一些实施例的存储器电路的电路图。

图2是根据一些实施例的存储器电路的立体图。

图3是根据一些实施例的存储器单元的电路图。

图4是根据一些实施例的存储器电路的电路图。

图5是根据一些实施例的存储器电路的电路图。

图6是根据一些实施例的测试电路的方法的流程图。

图7是根据一些实施例的测试电路的方法的流程图。

图8是根据一些实施例的系统的示意图。

具体实施方式