[发明专利]掩膜版图形的修正方法、装置以及半导体器件的制作方法

说明书

本申请提供了一种掩膜版图形的修正方法、装置以及半导体器件的制作方法，该掩膜版图形的修正方法包括：获取掩膜版的初始图形，初始图形包括划片槽区域以及多个间隔的芯片区域，划片槽区域位于相邻的两个芯片区域之间，芯片区域包括芯片子区域以及第一子TEG区域，划片槽区域包括划片槽子区域以及第二子TEG区域，第一子TEG区域以及第二子TEG区域相邻，第一子TEG区域以及第二子TEG区域构成TEG区域；对初始图形的除TEG区域之外的区域进行光学邻近效应修正，得到最终图形。该方法保证了OPC后得到的最终图形不会产生细缝，避免了现有技术中OPC后的掩膜版上有细缝的问题，保证了形成的最终图形的效果较好。

技术领域

本申请涉及半导体领域，具体而言，涉及一种掩膜版图形的修正方法、装置、计算机可读存储介质、处理器、电子设备以及半导体器件的制作方法。

背景技术

在光罩制作前期的设计过程中，一些层是需要采用OPC(Optical ProximityCorrection，光学邻近效应修正)来对掩膜版上的图形进行修正的。如图1所示，掩膜版的图形包括芯片区域102以及划片槽区域100，现有技术中先将芯片区域102与划片槽区域100分开进行OPC，再将OPC后的芯片区域与划片槽区域100进行合并，然而，合并后的划片槽区域100与芯片区域102的连接处会有细缝103，如图2所示，产生细缝图案，从而影响光罩质量，影响后续曝光效果。

在背景技术部分中公开的以上信息只是用来加强对本文所描述技术的背景技术的理解，因此，背景技术中可能包含某些信息，这些信息对于本领域技术人员来说并未形成在本国已知的现有技术。

发明内容

本申请的主要目的在于提供一种掩膜版图形的修正方法、装置、计算机可读存储介质、处理器、电子设备以及半导体器件的制作方法，以解决现有技术中OPC后的掩膜版上有细缝的问题。

根据本发明实施例的一个方面，提供了一种掩膜版图形的修正方法，包括：获取掩膜版的初始图形，所述初始图形包括划片槽区域以及多个间隔的芯片区域，所述划片槽区域位于相邻的两个所述芯片区域之间，所述芯片区域包括芯片子区域以及第一子TEG区域，所述划片槽区域包括划片槽子区域以及第二子TEG区域，所述第一子TEG区域以及所述第二子TEG区域相邻，所述第一子TEG区域以及所述第二子TEG区域构成TEG区域；对所述初始图形的除所述TEG区域之外的区域进行光学邻近效应修正，得到最终图形。

可选地，对所述初始图形的除所述TEG区域之外的区域进行光学邻近效应修正，包括：生成用于所述光学邻近效应修正的脚本，所述脚本具有识别所述TEG区域的边界且不对所述TEG区域进行所述光学邻近效应修正的功能；采用所述脚本对所述初始图形进行所述光学邻近效应修正，得到所述最终图形。

可选地，采用所述脚本对所述初始图形进行所述光学邻近效应修正，得到所述最终图形，包括：采用所述脚本将所述初始图形分解为多个第一修正区域和多个第二修正区域，所述第一修正区域包括所述芯片子区域，所述第二修正区域包括所述划片槽子区域，所述第一修正区域与所述第二修正区域不具有重叠部分；分别对多个所述第一修正区域以及多个所述第二修正区域进行所述光学邻近效应修正；将修正后的各所述第一修正区域和修正后的各所述第二修正区域进行匹配及合并，得到所述最终图形。

可选地，在将修正后的各所述第一修正区域和修正后的各所述第二修正区域进行匹配及合并之后，所述方法还包括：检测合并后的所述第一修正区域的边界以及对应的合并后的所述第二修正区域的边界的重叠长度是否大于或者等于预定长度；在所述重叠长度大于或者等于所述预定长度的情况下，确定合并成功。

可选地，所述初始图形还包括保护环区域，所述保护环区域位于所述TEG区域内。

可选地，多个所述保护环区域中的部分位于所述第一子TEG区域内，其他的所述保护环区域位于所述第二子TEG区域内。