[发明专利]一种时间间隔测量系统及方法

说明书

本发明提供了一种时间间隔测量系统及方法，该系统包括原子钟和FPGA芯片，原子钟的输出端与FPGA芯片的输入端连接，FPGA芯片包括锁相环模块、计数器模块和加法器模块，锁相环模块的输出端与计数器模块的输入端连接，计数器模块的输出端与加法器模块的输入端连接，计数器模块包括多个n路脉冲计数器，多个n路脉冲计数器用于交替对待测信号进行脉冲计数。通过原子钟输出基准频率信号，FPGA芯片对基准频率信号进行倍频得到原始时钟信号，然后对原始时钟信号多次移相，实现对原始时钟信号的等效倍频，从而提高测量精度。另外，通过多个n路脉冲计数器交替对待测信号进行脉冲计数，实现连续无间断的测量待测信号。

技术领域

本发明涉及时间间隔测量技术领域，具体而言，涉及一种时间间隔测量系统及方法。

背景技术

高精度时间间隔测量技术在原子物理实验、天文测量、激光测距及高精度无源定位中有着广泛应用，现已成为军事通信、卫星定位等航空航天和国防军事中不可或缺的关键技术。

目前，主要通过脉冲计数法来测量时间间隔，为了提高时间间隔测量的精度，必须提高脉冲计数法的精度，通常有两种方式提高脉冲计数法的精度：提高计数时钟频率和使用时幅转换技术。时钟频率越高，测量误差越小，但是频率越高对计数芯片的性能要求也越高。例如要求1ns的测量误差时，时钟频率就需要提高到1GHz，此时一般计数器芯片很难正常工作，同时也会带来电路板的布线、材料选择、加工等诸多问题。时幅转换技术虽然对时钟频率要求不高，但由于采用模拟电路，在待测信号频率比较高的情况下容易受噪声干扰，而且当要求连续测量信号的脉宽时，电路反应的快速性方面就存在一定问题。

另外，在对时间间隔进行测量时，需要上传测量数据至上位机，而现有的测量系统只能在测量完毕后上传数据，难以在测量过程中上传数据，因此，在需要持续上传测量数据时，会导致测量过程不具有连续性，进而导致测量误差增大。

发明内容

本发明解决的问题是难以提高脉冲计数法的精度和难以在测量过程中上传数据。

为解决上述问题，本发明第一方面提供一种时间间隔测量系统，包括原子钟和FPGA芯片，所述原子钟的输出端与所述FPGA芯片的输入端连接，所述原子钟用于向所述FPGA芯片输出基准频率信号，所述FPGA芯片包括锁相环模块、计数器模块和加法器模块，所述锁相环模块的输出端与所述计数器模块的输入端连接，所述计数器模块的输出端与所述加法器模块的输入端连接，所述加法器模块的输出端适于与上位机的输入端连接，所述锁相环模块用于对输入的所述基准频率信号进行倍频得到原始时钟信号，并对所述原始时钟信号进行多次移相以产生n路具有固定相移的计数时钟信号，所述计数器模块包括多个n路脉冲计数器，多个所述n路脉冲计数器用于根据所述计数时钟信号交替对待测信号进行脉冲计数，所述加法器模块用于将所述n路脉冲计数器的计数结果进行累加并将计算结果发送至所述上位机。

进一步地，所述原子钟为铷原子钟。

进一步地，所述n路脉冲计数器为八路脉冲计数器,所述八路脉冲计数器对应的八路计数时钟信号的相位依次相差45°。

进一步地，所述锁相环模块包括第一锁相环单元和第二锁相环单元，所述第一锁相环单元对所述原始时钟信号进行四次移相，移相角度依次设定为0°、45°、90°、135°，所述第二锁相环对所述原始时钟信号进行四次移相，移相角度依次设定为180°、225°、270°、315°。

进一步地，所述加法器模块包括两个加法器单元，所述n路脉冲计数器的数量为两个，两个所述n路脉冲计数器的输出端分别与两个所述加法器单元的输入端连接。

进一步地，一所述n路脉冲计数器接收待测信号时，另一所述n路脉冲计数器接收反向的待测信号，所述n路脉冲计数器还用于识别所述待测信号的电平，并在高电平时允许计数，在低电平时清零。

进一步地，所述计数器模块还包括控制单元，所述控制单元用于对所述待测信号进行信号段划分，并控制多个所述n路脉冲计数器交替对各所述信号段进行脉冲计数。