[发明专利]基于DDR4的5G数据链路验证系统及其验证方法有效
申请号: | 202110607346.8 | 申请日: | 2021-06-01 |
公开(公告)号: | CN113259981B | 公开(公告)日: | 2021-10-01 |
发明(设计)人: | 黄川;张宏泽;张力;徐捷 | 申请(专利权)人: | 南京典格通信科技有限公司 |
主分类号: | H04W24/08 | 分类号: | H04W24/08;H04W88/08;G06F3/06 |
代理公司: | 南京知识律师事务所 32207 | 代理人: | 张苏沛 |
地址: | 210000 江苏省南京市玄武区*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 基于 ddr4 数据链 验证 系统 及其 方法 | ||
1.基于DDR4的5G数据链路验证系统,其特征在于,包括:
PS控制与处理单元:控制与触发待验证链路中的具体模块;同时处理待输出数据以生成可供分析的文本文件;所述PS为可编程系统programming system;
链路选择单元:在PS控制与处理单元的控制下用于切换链路中不同的单元,以满足不同验证需求;
链路数据缓存单元:用于缓存被选中的链路单元的数据;
DDR4核心处理单元:调控链路数据缓存单元何时写入,同时通知BUS缓存单元何时取出数据,并控制DDR4的读/写存储;
BUS缓存单元:用于缓存从DDR4中读取的数据,保证数据的完整性,不至于丢数;
所述PS控制与处理单元向所述链路选择单元发送不同的链路验证配置信息,所述链路选择单元按照所收到的配置信息选择待验证链路并触发数据链路验证启动,选中的数据按照配置位宽和长度经由所述链路数据缓存单元一块一块的传递给所述DDR4核心处理单元处理,并将处理后的数据交给所述BUS缓存单元,经过所述BUS缓存单元缓存后的数据在PS控制与处理单元调度下输出当前数据块并缓存下一个数据块,直到数据块的长度达到链路验证配置的长度,再由所述PS控制与处理单元输出bin文件文本,供数据链路验证与分析使用;
所述DDR4核心处理单元:控制整个链路验证的主要工作流程,包括对所述配置信息的参数的解码以及触发相应链路以及DDR4芯片读写的控制,当抓取基带处理单元BBU下发给射频拉远模块RRU以太网侧的消息用以验证时,首先通过软件向所述PS控制与处理单元发送指令,所述指令发送的瞬间会通过寄存器触发抓取信号,启动整个系统的工作,并同时传递所述配置信息的参数。
2.根据权利要求1所述的基于DDR4的5G数据链路验证系统,其特征在于:所述配置信息的参数包括:抓取长度、抓取点、抓取宽度、抓取等待时间和抓取后生成的文件名。
3.根据权利要求2所述的基于DDR4的5G数据链路验证系统,其特征在于:所述参数通过寄存器传递给DDR4核心处理单元,所述DDR4核心处理单元通过代码对不同的参数启动不同的反应,所述抓取点的参数会触发DDR4核心处理单元从链路选择单元中选取以太网侧消息侧的链路,所述链路数据缓存单元会开始缓存5G链路上以太网侧的消息,所述DDR4核心处理单元通过代码逻辑控制每个数据包在第一个bit来临时增加消息的编号,并在最后一个bit时带上此刻的时间,作为时间戳。
4.根据权利要求3所述的基于DDR4的5G数据链路验证系统,其特征在于:当所述DDR4芯片的状态标志app_rdy以及可写入状态标志app_wdf_rdy拉高后所述链路数据缓存单元的数据按照配置的宽度往DDR4芯片里面写,直到存储到的长度与配置长度一致时停止存储,当数据缓存到指定长度后,所述DDR4核心处理单元会通过代码逻辑做切换,控制DDR4芯片从写入模式到读出模式,当抓取时间到达抓取等待时间后,抓取相关参数会被全部置零,等待下一次抓取。
5.一种根据权利要求1-4之一所述的基于DDR4的5G数据链路验证系统的验证方法,其特征在于,包括以下步骤:
步骤1:初始化S_idle:
所述PS控制与处理单元向所述链路选择单元发送不同的链路验证配置信息;
步骤2:抓取开始captstart:
首先所述链路选择单元接收到来自所述PS控制与处理单元发送的配置信息后,触发数据链路验证,根据所述配置信息选择抓取待验证的数据是链路上的哪个模块;
其次将该待验证数据缓存至链路数据缓存单元,等待DDR4模块处理;
步骤3:写入DDR4:
当DDR4的app_rdy以及app_wdf_rdy拉高后所述链路数据缓存单元的数据按照配置的位宽往DDR4里面写,DDR4存储缓存的链路数据,直到存储到的长度与配置的长度一致停止存储;
步骤4:读取DDR4,具体为:
步骤4.1:DDR4切换模式,从可写入模式切换至可读出模式,拉高输出使能;
步骤4.2:当DDR4的app_rdy与app_rdf_rdy拉高时,所述BUS缓存单元开始从DDR4中读取数据并缓存;
步骤4.3:到达配置的长度时由PS控制与处理单元输出后缀为.bin的文件文本,并跳至初始化S_idle状态等待下一次数据链路验证。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于南京典格通信科技有限公司,未经南京典格通信科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110607346.8/1.html,转载请声明来源钻瓜专利网。