[发明专利]数据传输电路、数据处理电路和存储器

权利要求书

1.一种数据传输电路，其特征在于，包括：

数据写入电路，用于传输待写入数据至与数据存储单元连接的全局数据线；

校验写入电路，用于传输校验数据至与校验存储单元连接的全局数据线，所述校验数据与所述待写入数据相对应，所述校验写入电路和所述数据写入电路均为第一电路；

所述第一电路包括：第一上拉电路和第一下拉电路；

所述第一电路用于响应于预充电使能信号，生成上拉使能信号，使能有效的所述上拉使能信号控制所述第一上拉电路输出全局数据信号；所述第一电路还用于响应于写使能信号，根据待写入数据生成所述上拉使能信号和下拉使能信号，并将所述全局数据信号传输至全局数据线，使能有效的所述下拉使能信号控制所述第一下拉电路输出全局数据信号，所述上拉使能信号和所述下拉使能信号分时使能有效；

其中，所述数据写入电路中第一上拉电路的驱动能力等于所述校验写入电路中第一上拉电路的驱动能力，所述校验写入电路中第一下拉电路的驱动能力强于所述数据写入电路中第一下拉电路的驱动能力。

2.根据权利要求1所述的数据传输电路，其特征在于，所述数据写入电路和校验写入电路中第一下拉电路对应器件的电性参数不完全相同，以使所述校验写入电路中第一下拉电路的驱动能力强于所述数据写入电路中第一下拉电路的驱动能力。

3.根据权利要求2所述的数据传输电路，其特征在于，

所述第一上拉电路包括第一上拉晶体管，所述第一上拉晶体管低电平导通，所述第一上拉晶体管的控制端用于接收所述待写入数据的反相信号，所述第一上拉晶体管的第一端与电源电压端连接；

所述第一下拉电路包括第一下拉晶体管，所述第一下拉晶体管高电平导通，所述第一下拉晶体管的控制端用于接收所述待写入数据的反相信号，所述第一下拉晶体管的第一端与接地端连接，所述第一下拉晶体管的第二端与所述第一上拉晶体管的第二端连接；

其中，所述校验写入电路中第一下拉晶体管的沟道宽长比大于所述数据写入电路中第一下拉晶体管的沟道宽长比。

4.根据权利要求3所述的数据传输电路，其特征在于，所述校验写入电路中第一上拉晶体管的沟道宽长比等于所述数据写入电路中第一上拉晶体管的沟道宽长比。

5.根据权利要求3所述的数据传输电路，其特征在于，所述校验写入电路中第一上拉晶体管的阈值电压等于所述校验写入电路中第一上拉晶体管的阈值电压。

6.根据权利要求3所述的数据传输电路，其特征在于，所述校验写入电路中第一下拉晶体管的阈值电压小于所述校验写入电路中第一下拉晶体管的阈值电压。

7.根据权利要求3所述的数据传输电路，其特征在于，所述数据传输电路被配置有预充电使能信号有效的预充电阶段和写使能信号有效的数据写入阶段，所述第一电路还包括：

逻辑运算单元，分别与所述第一上拉晶体管和所述第一下拉晶体管连接，用于在所述数据写入阶段响应于写使能信号，生成待写入数据的反相信号；

非门电路，与所述逻辑运算单元连接，用于接收预充电使能信号，在所述预充电阶段控制所述逻辑运算单元输出低电平信号。

8.根据权利要求7所述的数据传输电路，其特征在于，所述逻辑运算单元包括：

与门电路，所述与门电路的第一输入端用于接收待写入数据，所述与门电路的第二输入端用于接收写使能信号；

第一或非门电路，所述第一或非门电路的第一输入端与所述与门电路的输出端连接，所述第一或非门电路的第二输入端与所述非门电路的输出端连接，所述预充电使能信号用于切换所述数据传输电路至预充电阶段或数据写入阶段，所述第一或非门电路的输出端与所述第一上拉晶体管的控制端连接。

9.根据权利要求8所述的数据传输电路，其特征在于，所述第一或非门电路的输出端还与所述第一下拉晶体管的控制端连接。