[发明专利]在浅沟槽隔离区中具有多晶本体的场效应晶体管

说明书

本发明涉及在浅沟槽隔离区中具有多晶本体的场效应晶体管，揭示场效应晶体管的结构以及形成场效应晶体管的结构的方法。在半导体衬底中形成浅沟槽隔离区。在该浅沟槽隔离区中形成沟槽，以及在该浅沟槽隔离区的该沟槽中形成本体区。该本体区由多晶半导体材料组成。

技术领域

本发明涉及半导体装置制造及集成电路，尤其涉及场效应晶体管的结构以及形成场效应晶体管的结构的方法。

背景技术

当利用块体半导体晶片形成时，装置结构(例如用于射频集成电路的开关晶体管)容易受高电容及本体之间(body-to-body)泄漏的影响。为降低敏感性而可采取的一种措施是为该块体半导体衬底设置三阱(triple well)隔离，其围绕包含该装置结构的主动装置区。为降低敏感性而可采取的另一种措施是用绝缘体上硅衬底替代该块体半导体衬底，其中，顶部硅层提供主动装置区，且埋置绝缘体或埋置氧化物(buried oxide；BOX)层设于该主动装置区与位于该埋置绝缘体层下方的硅之间。

尽管已证明这些措施适合其预期目的，但需要改进场效应晶体管的结构以及形成场效应晶体管的结构的方法。

发明内容

在本发明的一个实施例中，一种结构包括半导体衬底以及位于该半导体衬底中的浅沟槽隔离区。该浅沟槽隔离区包括沟槽。该结构还包括位于该浅沟槽隔离区的该沟槽中的本体区。该本体区由多晶半导体材料组成。

在本发明的一个实施例中，一种方法包括在半导体衬底中形成浅沟槽隔离区，在该浅沟槽隔离区中形成沟槽，以及在该浅沟槽隔离区的该沟槽中形成由多晶半导体材料组成的本体区。

附图说明

包含于并构成本说明书的一部分的附图示例说明本发明的各种实施例，并与上面所作的有关本发明的概括说明以及下面所作的有关该些实施例的详细说明一起用以解释本发明的该些实施例。在该些附图中，类似的附图标记表示不同视图中类似的特征。

图1-3显示依据本发明的实施例处于制程方法的连续制造阶段的结构的剖视图。

图4显示处于图3之后的制造阶段的该结构的剖视图。

图4A显示俯视图，其中，图4大体沿线4-4制作。

图5显示处于图4之后的制造阶段的该结构的剖视图。

具体实施方式

请参照图1并依据本发明的实施例，提供包含单晶半导体材料例如单晶硅的半导体衬底10。半导体衬底10可为包含单晶半导体材料(例如，单晶硅)的块体(bulk)衬底。半导体衬底10可为包含具有大于或等于100欧姆-厘米的电阻率的硅的高电阻率块体衬底。在一个实施例中，该高电阻率块体衬底可具有大于或等于1000欧姆-厘米的电阻率。作为替代，半导体衬底10可为包含具有小于100欧姆-厘米的电阻率的硅的低电阻率块体衬底。

在半导体衬底10中形成浅沟槽隔离区12。利用光刻及蚀刻制程图案化半导体衬底10，以形成隔离沟槽30。为此，可在半导体衬底10的顶部表面11上形成图案化硬掩膜，并可使用蚀刻制程(例如反应离子蚀刻制程)以形成隔离沟槽30。随后，可用沉积介电材料例如二氧化硅填充隔离沟槽30，并通过采用例如化学机械抛光平坦化，从而形成浅沟槽隔离区12。浅沟槽隔离区12可具有平坦或基本平坦的顶部表面13。浅沟槽隔离区12可从顶部表面13穿过半导体衬底10延伸至半导体衬底10的界面处的下边界14。该界面相对于半导体衬底10的顶部表面11位于深度d1处。当图案化半导体衬底10以形成隔离沟槽30时，建立半导体衬底10的界面的位置。