[发明专利]具有可选择的源端延迟和目的地端延迟控制的源同步接口

说明书

本公开实施例公开了具有可选择的源端延迟和目的地端延迟控制的源同步接口。一种用于源同步型接口的发送器电路包括触发器，该触发器具有被配置为接收串行数据的数据输入、被配置为接收源时钟的时钟输入和耦合到数据线的数据输出。第一多路复用器具有被配置为接收源时钟的第一输入、被配置为接收相移时钟(从源时钟偏移90度)的第二输入以及耦合到时钟线的时钟输出。控制电路操作以控制由第一多路复用器选择源时钟作为在时钟线上发送的传送时钟，以用于在目的地实现时的时钟上的延迟。可选地，如果系统在源实现时被配置为时钟上的延迟，则控制电路使第一多路复用器选择相移时钟作为通过时钟线发送的传送时钟。

技术领域

本发明总体涉及源同步型接口电路，并且特别涉及具有用于选择源端延迟(DoS)和目的地端延迟(DoD)定时的增强的可配置性的源同步型接口。

背景技术

请参阅图1，其中示出了源同步型接口的框图。第一设备10与第二设备12互连。在该图示中，第一设备10起发送器的作用，并且第二设备12起接收器的作用。作为示例，第一设备10可以包括媒体访问控制(MAC)电路，并且第二设备12可以包括物理层(PHY)电路。发送器(第一)设备10通过包括一条或多条数据线16d和时钟线16c的有线互连16发送数据(TXDATA)和时钟(TXCLK)两者。例如，线16d、16c可以各自包括单根物理配线(参考公共地)，或者可选地，各自支持使用两根物理配线的互补(或差分)信令。

为了在第二设备12处实现数据TXDATA的正确捕获，在第二设备12处用于数据捕获的时钟(这里称为目的地时钟DSTCLK)优选地与在第一设备10处用于产生数据的时钟(称为源时钟SRCCLK)在相位上偏移90度。这种相位偏移可以通过多种方式实现。

图2A示出了一种选择，本文中称为源端延迟(DoS)，其中第一设备10中的延迟电路20通过对源时钟SRCCLK施加90度相移来产生传送时钟TXCLK。源时钟SRCCLK用于给触发器22提供时钟，触发器22的输入串行地接收要发送的数据(Data)，并且触发器22的输出产生传送数据TXDATA以应用到接口16。在该实现中，由于传送时钟TXCLK已经相对于源时钟SRCCLK相移90度，因此由第二设备12接收的传送时钟TXCLK是目的地时钟DSTCLK。目的地时钟DSTCLK用于给第二设备12中的触发器24提供时钟，该触发器24的输入串行地接收来自互连16的传送数据TXDATA，并且触发器24的输出产生数据(Data)。

图2B示出了另一种选择，本文中称为目的地延迟(DoD)，其中第二设备12中的延迟电路26通过对经由接口16接收的传送时钟TXCLK施加90度相移来产生目的地时钟DSTCLK。第一设备10中的源时钟SRCCLK用于给触发器22提供时钟，触发器22的输入串行地接收要发送的数据(Data)，并且触发器22的输出产生传送数据TXDATA以应用到接口16。在此实现中，传送时钟TXCLK为源时钟SRCCLK。目的地时钟DSTCLK用于给第二设备12中的触发器24提供时钟，该触发器24的输入串行地接收来自互连16的传送数据TXDATA，并且触发器24的输出产生数据(Data)。

发明内容

在一种实施方式中，一种系统利用源同步型接口，并且该系统包括：发送器电路；以及接收器电路；其中，发送器电路使用包括数据线和时钟线的源同步型接口耦合到接收器电路。发送器电路包括：第一触发器，具有被配置为接收串行数据的数据输入、被配置为接收源时钟的时钟输入和耦合到数据线的数据输出；第一多路复用器，具有被配置为接收源时钟的第一输入、被配置为接收相移时钟的第二输入、以及耦合到时钟线的第一时钟输出，其中，相移时钟从源时钟偏移90度；以及控制电路，被配置为：如果系统被配置为在接收器电路中的目的地处对时钟延迟，则控制由第一多路复用器选择源时钟作为通过时钟线发送的传送时钟；如果系统被配置为在发送器电路中的源处对时钟的延迟，则控制由第一多路复用器选择相移时钟作为通过时钟线发送的传送时钟。