[发明专利]生物掩膜版以及在衬底上图案化的方法

说明书

本申请涉及一种生物掩膜版以及在衬底上图案化的方法，属于集成电路制备技术领域。在衬底上图案化的方法，包括如下步骤：在衬底上形成光刻胶层。在光刻胶层的背离衬底的表面形成生物掩膜版。对生物掩膜版进行曝光、显影、去除生物掩膜版、刻蚀、去除光刻胶，得到图案化的衬底。其中，生物掩膜版包括磷脂双层膜和嵌入磷脂双层膜内的孔蛋白。本申请中，在衬底上进行图案化时所使用的掩膜版为生物掩膜版，其通过孔蛋白来形成图案，能够有效降低工艺成本。

技术领域

本申请涉及集成电路制备技术领域，且特别涉及一种生物掩膜版以及在衬底上图案化的方法。

背景技术

随着集成半导体制造工艺技术的不断突破，集成电路器件的性能飞速发展，而与之对应的微电子封装技术逐渐成为了制约半导体技术发展的重要因素。为了实现半导体器件更小的尺寸、更快的处理速度，更低的制造成本。越来越多超越传统封装理念的先进封装技术被提出。其中，三维封装技术通过层间互连实现互连通信，有效缩短了互连长度，降低了互连寄生参数，减少了功耗；三维封装技术通过系统集成，减少了封装尺寸，提升了封装密度；三维封装技术通过更多不同功能模块的集成，提升了系统的功能性，因而被广泛的应用于各种多功能高速电路及小型化系统中。

目前TSV(Through Silicon Via，硅通孔)技术是实现集成电路三维封装的主要技术，目前所制备的TSV结构，其功能局限在不同层芯片模块之间的互连。同时，TSV技术占据了较大的硅基板面积，影响了系统的封装密度、芯片布局，增加了系统的寄生参数及层间布线的难度。

单片层间通孔(Monolithic Inter-Tier Vias，MIVs)工艺是一种新型的集成电路制作工艺，其不仅可以实现不同层芯片模块级别之间的互连。同时也可以实现门极级别的逻辑门集成整合，以至于晶体管级别的PMOS与NMOS的切分互连。实现更加灵活的集成电路的设计布局，提高系统的封装密度。

相比于传统的TSV技术的刻蚀直径为5-100μm，MIVs技术的刻蚀直径为0.05-5μm。但TSV技术和MIVs技术的掩膜版主要分为铬版(chrome)、干版、液体凸版和菲林四种，其价格均很高。

发明内容

本申请实施例提供一种生物掩膜版以及在衬底上图案化的方法，使用生物掩膜版进行图案化，能够有效降低工艺成本。

第一方面，本申请实施例提供了一种生物掩膜版，包括磷脂双层膜和嵌入磷脂双层膜内的孔蛋白。

该生物掩膜版通过孔蛋白来形成图案，使该生物掩膜版的成本低，能够有效节约制作成本。

第二方面，本申请提供了一种在衬底上图案化的方法，包括如下步骤：在衬底上形成光刻胶层。在光刻胶层的背离衬底的表面形成生物掩膜版。对生物掩膜版进行曝光、显影、去除生物掩膜版、刻蚀、去除光刻胶，得到图案化的衬底。其中，生物掩膜版包括磷脂双层膜和嵌入磷脂双层膜内的孔蛋白。

本申请中，在衬底上进行图案化时所使用的掩膜版为生物掩膜版，其通过孔蛋白来形成图案，使该生物掩膜版的成本低，能够有效节约制作成本。

在本申请的部分实施例中，生物掩膜版的制备方法，包括：在光刻胶层的背离衬底的表面形成磷脂双层膜，以得到支撑磷脂双层膜。在磷脂双层膜内嵌入孔蛋白，使磷脂双层膜上形成图案，以得到生物掩膜。

可以在对衬底进行图案化的过程中形成生物掩膜版，该制作完全以后及时进行使用，孔蛋白形成的图案较为均匀，以便后续的曝光、显影和刻蚀。

在本申请的部分实施例中，使用静电纺丝机在磷脂双层膜内嵌入孔蛋白。

通过静电纺丝设备即可将孔蛋白嵌入到磷脂双层膜内，使生物掩膜版的制备更加方便。