[发明专利]一种可重构的NFC协处理器

说明书

本发明属于集成电路设计技术领域，具体为一种可重构的NFC协处理器。可重构的NFC协处理器由可重构处理核、序列控制器、存储器、控制/状态寄存器构成。可重构处理核，根据序列控制器产生的配置信息和控制信息，实现NFC协议规定的基带处理。它包括协议控制器、收发控制器、编码模块、解码模块、帧合成模块、帧解析模块、选择单元、并入串出单元、串入并出单元、接收预处理单元、可变速率单元，其中选择单元用于决定NFC协议规定的基带处理方式。可重构处理核与序列控制器共同实现NFC协议。

技术领域

本发明属于集成电路设计技术领域，具体涉及一种可重构的NFC协处理器，尤其涉及一种通过配置和控制，利用可重构处理核实现NFC协议规定的基带处理。

背景技术

NFC(Near Field Communication，近场通信)由飞利浦半导体、诺基亚和索尼共同研制开发，其基础是RFID(Radio Frequency Identification，射频识别)及互连技术。它是一种高频短距的无线电技术，使用13.56MHz载波频率，于10厘米距离内近场通信。近年来，建立采用NFC芯片的系统在各种领域都取得了进展。作为传统智能卡的替代品，NFC芯片用于诸如身份识别和移动支付等多种领域。

NFC的工作模式分为三种：读写器模式(Reader/Writer)、卡模拟模式(CardEmulation)和点对点模式(Peer-to-peer)。采用主动和被动两种通信方式。通常这三种模式需要采用软硬件结合的方式来实现，硬件实现底层协议，软件实现高层协议，以满足对NFC的兼容和集成。通常NFC的Activity采用软件实现的方法，以灵活处理NFC多种通信协议。但其存在一个缺陷，即功耗和性能难以达到一个较好的平衡。为了顾及性能，CPU需要全功率运行，但功耗较大；为了顾及功耗，CPU需要低功率操作，但影响性能。因此，Activity需要考虑硬件实现，但又不失多种通信协议处理的灵活性。

发明内容

有鉴于此，本发明提供一种可重构的NFC协处理器，以平衡灵活、功耗和性能的要求。如果具有相同功能的模块为节约成本而合并为新的通用模块，就会具有降低功耗、节约空间的优点。本发明采用通用架构以及配置控制，实现NFC多通信协议处理，可以达到灵活、功耗和性能之间较好的平衡。

本发明提供的可重构NFC协处理器，包括：

一个可重构处理核，用于灵活配置和控制不同的协议信息，完成多种通信协议；

一个序列控制器，用于实时产生可重构处理核的配置信息和控制信息；

一个存储器，用于存储NFC协议所需的数据和指令序列；

一个控制寄存器，用于启动、终止、复位NFC协处理器；

一个状态寄存器，用于产生处理状态和中断；

上述可重构处理核包含一个协议控制器、一个收发控制器、一个编码模块、一个解码模块、一个帧合成模块、一个帧解析模块、多个选择单元、一个并入串出单元、一个串入并出单元、一个接收预处理单元和一个可变速率单元。其中，协议控制器，用于执行NFC协议所需的Activity，即轮询识别、冲突协商、器件激活、数据交换、器件失效、状态转换；收发控制器，用于执行NFC协议所需的发送、接收、定时；编码模块，用于实现信号的改进型米勒/曼彻斯特/非归零/脉冲位置调制(PPM)编码；解码模块，用于实现信号的改进型米勒/曼彻斯特/非归零/脉冲位置调制(PPM)解码；帧合成模块，用于实现信号的NFC-A/B/F/V帧合成；帧解析模块，用于实现信号的NFC-A/B/F/V帧解析；选择单元，用于实现可重构处理的连接选择；并入串出单元，由移位寄存器构成，用于实现发送数据的并串转换；串入并出单元，由移位寄存器构成，用于实现接收数据的串并转换；接收预处理单元，用于实现接收信号的预处理；可变速率单元，用于实时控制不同的波特率传输。