[发明专利]电荷泵电路系统、三维存储器及三维存储器系统

说明书

本申请提供了一种电荷泵电路系统、三维存储器及三维存储器系统。该电荷泵电路系统包括：时钟模块，用于生成初始时钟信号；延时模块，包括M个并联的延时单元，每个延时单元用于生成与初始时钟信号具有相位差的延时时钟信号，并且M个延时时钟信号与初始时钟信号依次具有相位差；以及电荷泵模块，包括N个并联的电荷泵单元，每个电荷泵单元用于由对应的延时时钟信号控制生成与输入电压相比具有增益的输出电压，其中，M小于或者等于N。该电荷泵电路系统及三维存储器能够使供电电压端和接地端的电压变化更加平缓，从而有利于电荷泵电路系统及三维存储器的稳定运行。

技术领域

本申请涉及半导体技术领域，更具体地，涉及电荷泵电路系统及三维存储器及三维存储器系统。

背景技术

随着半导体技术的发展，基于低功耗、低成本的设计要求，三维存储器的电源电压通常比较低。然而，为了实现存储信息的读写，通常需要将远高于电源电压的编程电压或读取电压施加于字线。电荷泵电路被广泛应用于三维存储器中，它能够通过储能电容使较低的电源电压转换为较高的编程电压或读取电压。

对于一些大容量(1TB及以上)的三维存储器，为确保电荷泵电路的在不同的倍压阶段或者不同的操作模式下的动态强度，电荷泵电路通常包括例如四个或八个电路结构相同的电荷泵单元。举例而言，当电荷泵电路处于MP(Multiplane,多平面)的操作模式时，电荷泵电路中的这些电荷泵单元并行地为当前未执行编程或读取操作的字线进行预充电。

在现有的电荷泵电路中，这些电荷泵单元在预充电阶段由同一时钟信号控制，由于电荷泵单元的工作原理，多个电荷泵单元所产生的瞬间峰值电流会使电源端和接地端的电压产生波动，从而影响三维存储器的正常运行。因而，在电荷泵电路工作过程中改善峰值电流过大的问题是本领域技术人员致力于解决的技术问题之一。

发明内容

本申请一方面提供了一种电荷泵电路系统。该电荷泵电路系统包括：时钟模块，用于生成初始时钟信号；延时模块，包括M个并联的延时单元，每个延时单元用于生成与初始时钟信号具有相位差的延时时钟信号，并且M个延时时钟信号与初始时钟信号依次具有相位差；以及电荷泵模块，包括N个并联的电荷泵单元，每个电荷泵单元用于由对应的延时时钟信号控制生成与输入电压相比具有增益的输出电压，其中，M小于或者等于N。

在一些实施方式中，延时单元可包括延时电路，延时电路包括多个级联的子延时电路，子延时电路的数量与延时时钟信号的相位差正相关。

在一些实施方式中，子延时电路可为反相器。

在一些实施方式中，延时时钟信号的时钟沿相对于初始时钟信号的时钟沿的延时时长可小于初始时钟信号的周期的一半。

在一些实施方式中，子延时电路可包括：第一晶体管和第二晶体管，其中，第一晶体管的栅极端和第二晶体管的栅极端接收上一级时钟信号，第一晶体管的第二端与第二晶体管的第一端连接，第一晶体管的第一端与子延时电路的供电电压端连接，第二晶体管的第二端接地。

在一些实施方式中，第一晶体管可为PMOS晶体管，第一晶体管的第一端为源极端，并且第一晶体管的第二端为漏极端；以及第二晶体管可为NMOS晶体管，第二晶体管的第一端为漏极端，并且第二晶体管的第二端为源极端。

在一些实施方式中，子延时电路还可包括：第三晶体管和第四晶体管，其中，第三晶体管的栅极端与接地端连接，第四晶体管的栅极端与子延时电路的供电电压端连接，第三晶体管的第一端与第一晶体管的第二端连接，第四晶体管的第二端与第二晶体管的第一端连接，第三晶体管的第二端与第四晶体管的第一端连接。

在一些实施方式中，第三晶体管可为PMOS晶体管，第三晶体管的第一端为源极端，并且第三晶体管的第二端为漏极端；以及第四晶体管可为NMOS晶体管，第四晶体管的第一端为漏极端，第二晶体管的第二端为源极端。

在一些实施方式中，延时单元还可包括输入缓冲电路，输入缓冲电路连接于时钟模块和延时电路之间。