[发明专利]一种低复杂度七路CCSDS标准近地通信编码器及控制方法

说明书

本发明属于空间通信的信道编码技术领域，公开了一种低复杂度七路CCSDS标准近地通信编码器及控制方法，低复杂度七路CCSDS标准近地通信编码器，包括生成矩阵加载单元、延迟单元、编码处理单元、数据选择单元和数据整形单元；编码信息位输入后，将信息位分别触发生成矩阵加载单元及延迟单元进行编码预处理操作；加载好生成矩阵延迟的信息位送给编码处理单元进行分块编码操作；在数据选择单元的控制下，输出延迟后的信息位和编码后的校验位得到编码块；七路编码块经数据整形单元转化成八路编码块，得到最终用于传输的八路编码块。本发明使用并行计算的思想，增加少量的硬件资源消耗，换取编码器吞吐量的大幅度提升，适合于硬件实现。

技术领域

本发明属于空间通信的信道编码技术领域，尤其涉及一种低复杂度七路CCSDS标准近地通信编码器及控制方法。

背景技术

目前，在空间通信的信道编码领域，LDPC码具有编码理论完备，编译码复杂度较低和更适合设计高吞吐并行编译码器等特点。2010年后，LDPC码开始成为CCSDS和ETSI等空间通信标准化组织推荐的近地空间和深空通信的信道编码标准。2011年，中国嫦娥二号月球探测器采用了LDPC码作为下行数据链路的编码方案。随着太空技术的发展，对于高清图像，甚至高清视频数据的实时传输的需求越来越广泛。这种需求对空间飞行器上数据的下行传输速率达到吉比特传输要求。由于空间通信设备所处的特殊环境导致星载设备必须具有低资源占用率的特点，而高速的下行信道编码对星载编码器的低资源需求提出了挑战。因此，提出一种低复杂度、高吞吐量编码算法和架构方案，具有很高的研究和应用价值。

哈尔滨工业大学肖婧婷在低复杂度LDPC码编译码算法研究与实现一文中给出了7路并行基本型（8176，7154）编码实现的FPGA实现框图，该方案中编码算法不适用于实际系统信道传输；中国科学院大学燕威在低密度奇偶校验码在空间通信中的关键技术研究中设计8路并行缩短型（8160，7136）编码，就是对输入的信息比特依次进行数据预处理单元，延时单元，编码运算单元，输出缓存单元以及输出数据切换单元，其实现复杂度和占用的逻辑资源会很高。

通过上述分析，现有技术存在的问题及缺陷为：

（1）现有基本型（8176，7154）编码架构不适用于实际系统信道传输。

（2）现有CCSDS标准近地通信编码设计中存在复杂度和吞吐量难以同时满足的问题。

（3）现有设计8路并行缩短型（8160，7136）编码的方法的实现复杂度和占用的逻辑资源很高。

解决以上问题及缺陷的难度为：

为了解决现有CCSDS标准近地通信编码中存在问题存在的问题，需要对编码器结构进行改进，既不能明显降低吞吐量，又要降低编码器的实现复杂度和硬件资源占用。

解决以上问题及缺陷的意义为：

设计一种同时满足低复杂度高吞吐量的LDPC编码器方案既能够满足星载系统对吞吐量的要求，又能降低系统的成本，具有十分广阔的应用前景。

发明内容

针对现有技术存在的问题，本发明提供了一种低复杂度七路CCSDS标准近地通信编码器及控制方法，尤其涉及一种基于FPGA的低复杂度七路CCSDS标准近地通信编码器、控制方法，旨在解决现有CCSDS标准近地通信中复杂度和吞吐量难以同时满足的问题。

本发明是这样实现的，一种低复杂度七路CCSDS标准近地通信编码器，所述低复杂度七路CCSDS标准近地通信编码器，包括生成矩阵加载单元、延迟单元、编码处理单元、数据选择单元和数据整形单元；

生成矩阵加载单元，包括加载生成矩阵模块和七路生成矩阵生成模块；

编码处理单元，包括七路编码模块和累加求和模块；

数据整形单元，用于将七路编码块整形成八路传输码块。