[发明专利]基于寄存器传输电平级的功耗优化方法、系统及相关组件

说明书

本申请公开了一种基于寄存器传输电平级的功耗优化方法、系统及相关组件，该功耗优化方法包括：获取寄存器传输电平级的待优化架构；在预设场景模式下，对待优化架构进行前仿真，获得仿真结果；利用预设分析软件，对预设场景模式下的仿真结果进行分析，得到冗余反转报告和时钟门控效率报告；利用冗余翻转报告和时钟门控效率报告，确定冗余翻转的逻辑和时钟门控不符合期望的位置，并对待优化架构进行优化。本申请对待优化架构进行前仿真，利用仿真报告直接分析出冗余翻转的逻辑和时钟门控不符合期望的位置并进行优化，准确地找到了冗余功耗点，从而能够进行快速优化，功耗优化耗时明显缩短。

技术领域

本发明涉及芯片系统架构设计领域，特别涉及一种基于寄存器传输电平级的功耗优化方法、系统及相关组件。

背景技术

随着工艺的进步，系统架构的设计愈发复杂，随之而来的功耗问题越来越明显，如何降低功耗，成为现阶段芯片发展的重中之重。在大规模ASIC(Application SpecificIntegrated Circuit，专用集成电路)设计中，RTL(Register Transfer Level，寄存器传输电平)级设计过程将确定整个系统至少80％的功耗，这部分功耗无法依靠综合工具或后端流程来降低。

目前解决RTL级功耗的主要手段包括修改RTL架构或修改代码风格，主要是依据综合结果，找到功耗过高的模块或者阻碍工具优化的代码写法进行修改，然后再进行综合后查看功耗是否被优化。整个修改周期耗时较长，对项目规划不友好，而且每次修改并不能保证修改后功耗达到了预期的优化效果，可能需要来回修改多次。

因此，如何提供一种解决上述技术问题的方案是目前本领域技术人员需要解决的问题。

发明内容

有鉴于此，本发明的目的在于提供一种高效准确的基于寄存器传输电平级的功耗优化方法、系统及相关组件。其具体方案如下：

一种基于寄存器传输电平级的功耗优化方法，包括：

获取寄存器传输电平级的待优化架构；

在预设场景模式下，对所述待优化架构进行前仿真，获得仿真结果；

利用预设分析软件，对所述预设场景模式下的所述仿真结果进行分析，得到冗余反转报告和时钟门控效率报告；

利用所述冗余翻转报告和所述时钟门控效率报告，确定冗余翻转的逻辑和时钟门控不符合期望的位置，并对所述待优化架构进行优化。

优选的，所述预设场景模式包括功能场景模式和内建自测场景模式。

优选的，所述在预设场景模式下，对所述待优化架构进行前仿真，获得仿真结果的过程，包括：

在预设场景模式下，对所述待优化架构进行前仿真并记录波形文件，将所述波形文件作为仿真结果。

优选的，所述利用预设分析软件，对所述预设场景模式下的所述仿真结果进行分析，得到冗余反转报告和时钟门控效率报告的过程，包括：

在预设分析软件中配置所述预设场景模式，并将所述仿真结果加载进所述预设分析软件，以使所述预设分析软件对所述待优化架构进行伪综合处理，得到冗余反转报告和时钟门控效率报告。

优选的，所述伪综合处理具体为寄存器传输电平级到网表的转化。

优选的，所述功耗优化方法还包括：

利用所述预设分析软件，对所述预设场景模式下的所述仿真结果进行分析，得到信号翻转率分布报告；

在所述信号翻转率分布报告中确定报告数据；所述报告数据为：时长为预设时长、反转频率在所述信号翻转率分布报告中最高的一段报告数据；

利用所述报告数据对所述待优化架构进行功耗分析。