[发明专利]一种基于LFSR的随机电路硬件开销最小化设计方法

说明书

本发明涉及一种基于LFSR的随机电路硬件开销最小化设计方法，通过有选择性地引入固定型电路故障，直接减小概率转换电路硬件开销，并且利用LFSR种子重选技术，将输出误差控制在用户指定的误差上限之下；最终可以得到既满足用户指定电路输出误差上限，又使得硬件开销最小化的随机电路。有益效果是在确保基于LFSR的随机电路满足用户指定电路输出误差上限的前提下，减小其电路面积、总能耗和总延时。

【技术领域】

本发明涉及数字电路设计技术领域，具体涉及一种基于LFSR的随机电路硬件开销最小化设计方法。

【背景技术】

随机计算电路(下称随机电路)是一种利用随机比特序列对数值进行编码和计算的新兴数字电路技术，具有以简单电路实现复杂计算的优点。图1是一种通用随机电路结构示意图，如附图1所示，常见的随机电路主要由随机数发生器、概率转换电路、核心随机电路和随机/二进制转换电路依次串接组成，输入变量经过随机电路处理，输出计算结果。目前主流的随机电路设计方法所设计的随机电路是以LFSR作为其随机数发生器，以产生随机比特序列来进行计算。线性反馈移位寄存器(linear feedback shift register，LFSR)是指，给定前一状态的输出，将该输出的线性函数再用作输入的移位寄存器。图2是本发明引用文献提出的基于LFSR的随机电路结构图。如附图2所示，文献【Xuesong Peng and WeikangQian，Stochastic Circuit Synthesis by Cube Assignment，in IEEE Transactionson Computer-Aided Design of Integrated Circuits and Systems，vol.37，no.12，pp.3109-3122，Dec.2018.】中所述，为获得较高的计算准确度，作为核心随机计算电路的输入，每个表示输入变量x的随机比特序列都由一个独立的LFSR以及一个独立的数字比较器产生。该文献提出的随机电路设计虽然能较为准确地实现目标函数，但是其电路面积、功耗P、关键路径延时D(可以合理假设D为时钟周期)都较大。较大电路面积会导致较大功耗。由于随机电路需要较多的时钟周期数N进行计算，总能耗和总延时分别为P×D×N和D×N。从此表达式中可见，当关键路径延时D和硬件面积都较大时，电路总能耗和总延时也都较大，从而降低了此类随机电路的适用性。

固定型电路故障(stuck-at fault)是指某个信号线的值固定为高电平或低电平(对应逻辑值固定为1或0)的电路故障。固定型电路故障包括stuck-at-0和stuck-at-1故障。

本发明针对上述基于LFSR的随机电路存在的问题，对基于LFSR的随机电路设计方法进行了技术改进。

【发明内容】

本发明的目的是，提供一种在确保基于LFSR的随机电路满足用户指定输出误差上限的前提下，减小其电路面积、总能耗和总延时，使基于LFSR的随机电路硬件开销最小化的设计方法。

为实现上述目的，本发明采取的技术方案是一种基于LFSR的随机电路硬件开销最小化设计方法，上述基于LFSR的随机电路由随机数发生器、概率转换电路、随机计算核心电路和随机/二进制转换电路依次串接组成，输入变量经过上述基于LFSR的随机电路处理，输出计算后的计算结果；上述随机数发生器包括若干用于产生随机比特序列的LFSR，上述LFSR在每次计算开始时加载预先存储的种子，上述种子指LFSR的初始值；上述概率转换电路由若干数字比较器组成；上述基于LFSR的随机电路在每个时钟周期内，利用上述若干数字比较器将电路输入变量与随机数发生器产生的每一个随机数进行比较，如果前者大于后者则数字比较器输出1，否则数字比较器输出0，从而得到若干表示电路输入变量值的随机比特序列以进行计算；包括以下步骤：

S1、输入一个无故障的基于LFSR的随机电路，当前随机电路初始化为上述无故障的基于LFSR的随机电路，以及指定一个随机电路输出误差上限；

S2、列举当前随机电路所包含的概率转换电路中所有可能出现的固定型电路故障，并定义集合S为空集；