[发明专利]存储器装置

说明书

一种存储器装置，包括形成于一基板的第一区域中的第一晶体管。第一晶体管包括自上述基板突出的突出结构，以及耦接至突出结构的第一端的第一源极/漏极(S/D)结构。上述存储器装置包括形成于上述基板的第二区域中的第二晶体管。第二晶体管包括垂直地彼此间隔的多个第一半导体层、耦接至多个第一半导体层的第一端的第二源极/漏极结构、以及耦接至多个第一半导体层的第二端的第三源极/漏极结构。第一区域与第二区域通过隔离结构彼此横向地分隔。

技术领域

本公开涉及一种半导体装置，特别涉及一种包括一个非栅极全环(non-GAA)晶体管与一或多个栅极全环(gate-all-around,GAA)晶体管的存储器装置。

背景技术

集成电路(integrated circuit,IC)有时会包括一次性可编程(one-time-programmable,OTP)存储器以提供非易失性存储器(non-volatile memory,NVM)，非易失性存储器中的数据并不会因为IC的电源中断而遗失。OTP装置的其中一种类型包括抗熔丝(anti-fuse)存储器。抗熔丝存储器包括一定数量的抗熔丝存储器单元(cell,或位元单元(bit cell))，它们的端子(terminal)在编程之前是未连接的，且在编程之后是短路的(例如：连接的)。抗熔丝存储器可以是基于金属氧化物半导体(metal-oxide-semiconductor,MOS)技术。举例来说，抗熔丝存储器单元可包括编程MOS晶体管(或是MOS电容)及至少一个读取MOS晶体管。编程MOS晶体管的栅极介电质可被崩溃(break down)，以使编程MOS晶体管的栅极与源极或漏极区域互连(interconnect)。根据编程MOS晶体管的栅极介电质是否崩溃，经由读取流经编程MOS晶体管与读取MOS晶体管的合成电流(resultant current)，抗熔丝存储器单元可表示不同的数据位元。抗熔丝存储器单元具有逆向工程防护(reverse-engineering proofing)的有利特征，因为无法经由逆向工程判断抗熔丝单元的编程状态。

发明内容

本公开实施例提供一种存储器装置。上述存储器装置包括形成于一基板的第一区域中的第一晶体管。第一晶体管包括自上述基板突出的突出结构，以及耦接至突出结构的第一端的第一源极/漏极(S/D)结构。上述存储器装置包括形成于上述基板的第二区域中的第二晶体管。第二晶体管包括垂直地彼此间隔的多个第一半导体层、耦接至多个第一半导体层的第一端的第二源极/漏极结构、以及耦接至多个第一半导体层的第二端的第三源极/漏极结构。第一区域与第二区域通过隔离结构彼此横向地分隔。

本公开实施例提供一种一次性可编程(OTP)存储器装置。上述一次性可编程存储器装置包括形成于一基板的第一区域中的编程晶体管。上述一次性可编程存储器装置包括串联地电性连接至编程晶体管且形成于上述基板的第二区域中的第一读取晶体管。第一区域通过隔离结构与第二区域横向分隔。编程晶体管包括第一栅极结构，第一栅极结构跨坐于突出自上述基板的突出结构，而第一读取晶体管包括第二栅极结构，第二栅极结构包裹环绕多个第一纳米结构的每一者，其中多个第一纳米结构彼此间垂直地分隔。

本公开实施例提供一种存储器装置的制造方法。上述存储器装置的制造方法包括在一基板上定义第一主动区与第二主动区。第一主动区与第二主动区通过隔离结构彼此横向地分隔。上述存储器装置的制造方法包括在第一主动区中形成第一晶体管。第一晶体管包括自上述基板突出的突出结构所形成的第一通道、跨坐于第一通道上方的第一主动栅极结构、以及至少包括耦接至第一通道的一端的第一源极/漏极结构。上述存储器装置的制造方法包括在第二主动区中形成第二晶体管。第二晶体管包括设置于上述基板上方的一或多个半导体层所共同形成的第二通道、包裹围绕第二通道的第二主动栅极结构、耦接至第二通道的一端的第二源极/漏极结构、以及耦接至第二通道的另一端的第三源极/漏极结构。

附图说明

本公开的态样自后续实施方式及附图可更佳理解。须强调的是，依据产业的标准作法，各种特征并未按比例绘制。事实上，各种特征的尺寸可能任意增加或减少以清楚论述。