[发明专利]运算放大器

说明书

本公开提供了一种运算放大器，其包括：输入级，该输入级被配置为放大在相应输入节点处接收的共模输入信号，并作为响应提供第一控制信号；第一偏置电路，与前述输入级的输出端连接，用于根据第一控制信号生成与之反相的第二控制信号，并通过控制自身电路状态以钳位控制该第二控制信号的大小；第二偏置电路，分别与输入级和第一偏置电路连接，用于根据第一控制信号控制自身电路状态，以钳位控制该第一控制信号的大小；输出级，用于根据该第一控制信号或该第二控制信号提供输出电流。由此可在保证提高电路精度的前提下，提高运算放大器的驱动能力及其稳定性，同时使其呈现低功耗特性。

技术领域

本公开涉及集成电路技术领域，具体涉及一种运算放大器。

背景技术

随着数/模转换器(DAC)、模/数转换器(ADC)的广泛应用，高速运算放大器作为其核心部件受到越来越广泛的关注和研究。速度和精度是模拟集成电路的2个重要指标，然而速度的提高取决于运放的单位增益带宽及单极点特性并相互制约，而精度则与运放的直流增益密切相关。在实际应用中需要针对运放的特点对这2个指标要进行折衷考虑。

全差分放大器一般包括套筒式共源共栅((Telescopic Cascode))、折叠式共源共栅((Fold Cascode))两种结构，但是套筒式共源共栅结构存在输入共模限制和输入输出难以短接两个明显缺陷，所以大多数采用折叠式共源共栅结构。如果把折叠式共源共栅算作一级放大器，传统的折叠式共源共栅放大器需要在输出加一级共源放大器用来提高增益，这种电路可以称作运算跨导放大器(operation transconductance amplifier，OTA)，但是由于由于折叠共源共栅结构输入级的输出电阻很大，同时其输出摆幅也受到2个饱和电压降的限制，所以此类放大器的电流驱动能力很弱。为了克服这2个缺点，同时能在稳态或瞬态下提供足够的输出电流，一般采用前馈式AB类推挽输出结构，这样能够在低压下实现全摆幅的输出，并且可以保证在低失真的情况下，获得较高的电源效率。

如图1所示，典型的AB类运算放大器100包括：差分放大级(未示出)，作为输入端的第一部分；第二部分，其中设置的折叠式共源共栅放大级，与第一部分的差分放大级连接，使第一部分和第二部分一起构成运算放大器的第一级放大，该折叠式共源共栅放大级包括：共源共栅连接的晶体管MC1和晶体管MC2、串联连接在该晶体管MC1的漏端与地之间的晶体管MC3、晶体管MC9、晶体管MC7和晶体管MC5，串联连接在该晶体管MC2的漏端与地之间的晶体管MC4、晶体管MC11、晶体管MC8和晶体管MC6，以及第一电压源Vb1和第二电压源Vb2，晶体管MC3与晶体管MC4的栅极共同连接该第一电压源Vb1，晶体管MC7与晶体管MC8的栅极共同连接该第二电压源Vb2，且该晶体管MC1与晶体管MC3之间形成第一连接节点，该晶体管MC2与晶体管MC4之间形成第二连接节点，该折叠式共源共栅放大级通过该第一节点与第二节点接入第一部分的差分输入级提供的两路电流信号；第三部分，设置有AB类偏置电路及推挽输出级，其分别与第二部分的电路连接，使推挽输出级在该AB类偏置电路的控制下，构成运算放大器的第二级放大。

图1中通过晶体管耦合直接前馈通路，实现的AB类前馈式输出，其中，晶体管M1和晶体管M2为输出管，晶体管MC11和晶体管MC12为浮动电压源，晶体管MC9和晶体管MC10为浮动电流源，晶体管MC1和晶体管MC2同时作为差分输入对的有源负载，晶体管MC3和晶体管MC4是单管cascode放大器，晶体管MC9～晶体管MC12参与组成晶体管耦合的AB类控制电路，且该AB类控制电路中包括有两条回路，一条为晶体管M1-晶体管MC11-晶体管MC14-晶体管MC13，另一条为晶体管M2-晶体管MC12-晶体管MC15-晶体管MC16，这两条回路控制着输出管的静态电流。

但是，如果(差分)运算放大器电路和传统折叠式共源共栅放大器结合使用时，该放大器可以适应能够一直摆动到放大器的电源轨之一的输入信号，但是这种方法仍然存在电流不足和电路稳定性问题。

发明内容