[发明专利]一种同步总线访存的仲裁系统及仲裁方法

说明书

本发明公开了一种同步总线访存的仲裁系统和仲裁方法，其中系统包括：存储模块，其分为若干个存储单元；仲裁器和缓存单元，其数量均与所述存储单元一致；请求处理单元，用于接收由总线发送的访问请求并分配到相应的仲裁器；其中，每个所述存储单元与所述仲裁器和缓存单元组成一个访存模块；所述缓存单元用于缓冲访问请求并发送req‑bufed控制信号至所述仲裁器；所述仲裁器用于在接收到req‑bufed控制信号后向所述总线发送stall控制信号。本发明每个存储单元相互独立，不会产生访问冲突；当同时访问同一存储单元产生冲突时，与所述存储单元配套设置的仲裁器和缓存单元发送相关的控制信号，可以让总线停止发起访问请求，防止多次冲突。

技术领域

本发明涉及处理器内部总线仲裁领域，具体涉及一种同步总线访存的仲裁系统及仲裁方法。

背景技术

处理器对存储访问的速度和准确性直接影响处理器的工作效率。现有技术常常以优化仲裁算法来保证访问的准确性，但大型程序运行期间可能会频繁地引起冲突而触发仲裁。仲裁算法的运行会降低程序实际执行的效率，从而增加延迟，降低实时性。

现有技术CN102736997B公开了一种片上互联总线的仲裁方法和系统，该仲裁系统是对外设的仲裁，仲裁反馈信号发送到外设，控制外设是否能持续发请求，并没有对总线进行停顿。同时，该系统对请求进行备份，根据仲裁结果选择用哪一个。但该方案中总线会一直接收到访存请求，会对总线的效率造成影响。

综上，现需要设计一种同步总线访存的仲裁方法来解决现有技术中因仲裁冲突多引起的访存效率低的问题。

发明内容

为解决上述现有技术中问题，本发明提供了一种同步总线访存的仲裁方法，实际对存储单元进行分块，以减少访问冲突的情况；同时配合仲裁算法，以提高访问存储的效率。

为达到上述目的，本发明采用如下技术方案：

一种同步总线访存的仲裁系统，包括：

存储模块，其分为若干个存储单元；

仲裁器和缓存单元，其数量均与所述存储单元一致；

请求处理单元，用于接收由总线发送的访问请求并分配到相应的仲裁器；

其中，每个所述存储单元与所述仲裁器和缓存单元组成一个访存模块；

所述缓存单元用于缓冲访问请求并发送req-bufed控制信号至所述仲裁器；

所述仲裁器用于在接收到req-bufed控制信号后向所述总线发送stall控制信号；所述stall控制信号用于控制所述总线停止发送访问请求。

在本发明的一些实施例中，所述仲裁器还用于向所述缓存单元发送access_d控制信号；所述access_d控制信号用于控制所述访问请求在下一时刻进入所述缓存单元。

在本发明的一些实施例中，所述仲裁器为所述访问请求的中转站，用于授予来自所述总线的访问请求或所述缓存单元的访问请求用于访问存储单元的权限。

在本发明的一些实施例中，所述仲裁器依次根据所述访问请求的访问时间和访问优先级授予所述访问请求用于访问存储单元的权限。

在本发明的一些实施例中，所述缓存单元能够同时缓存多个所述访问请求。

在本发明的一些实施例中，上述一种同步总线访存的仲裁系统的仲裁方法包括以下步骤：

S1、总线向所述请求处理单元发送访问请求；

S2、所述请求处理单元根据访问地址将所述访问请求发送至对应的仲裁器；

S3、所述仲裁器根据对应的所述存储单元的工作状态和所述缓存单元的缓存额度输出控制信号以处理所述访问请求。

在本发明的一些实施例中，所述存储单元的工作状态为繁忙或空闲；所述繁忙表示该时刻所述存储单元内存在未完成的访问请求；所述空闲表示该时刻所述存储单元内不存在未完成的访问请求。