[发明专利]深沟槽刻蚀方法

说明书

本发明公开了一种深沟槽刻蚀方法，包含：步骤一，在一半导体衬底上淀积形成一层硬掩模层，涂布光刻胶，曝光显影之后光刻胶具有沟槽刻蚀的图案；步骤二，将光刻胶的图案转移到硬掩模层上；步骤三，以硬掩模为遮挡在半导体衬底上进行刻蚀形成初段沟槽；步骤四，在整个衬底表面沉积一层保护层，所述保护层覆盖衬底表面以及初段沟槽的侧壁及底部；步骤五，对保护层进行刻蚀，去除衬底表面的保护层以及初段沟槽底部的保护层；步骤六，继续对初段沟槽的底部进行刻蚀，达到沟槽刻蚀的设计深度，完成沟槽的刻蚀；步骤七，去除沟槽侧壁的保护层。本发明通过沉积形成保护层将初段沟槽的侧壁保护，再进行向下刻蚀完成最终的沟槽，使沟槽开口形貌更加理想。

技术领域

本发明涉及半导体器件制造领域，特别是指一种针对深沟槽在刻蚀工艺中能有效避免在沟槽顶部产生底切现象（undercut）的刻蚀方法。

背景技术

随着社会各应用领域的快速发展，对半导体集成电路器件的性能要求越来越高，因此导致半导体集成电路器件的集成度越来越高，单个器件的尺寸越来越小。半导体工艺从业人员一直在致力于不断挑战更小的器件尺寸。但作为一个常用的电路元器件，电容往往在空间极其有限的硅片上要占据相当大的一部分面积，造成很高的芯片成本。因此缩小电容尺寸（芯片占用面积）是提高芯片集成度的一个重要措施。业内开发出了一种深沟槽电容器（DTC），将平面型的芯片面积占用改为向硅片内部的纵向发展，形成3D的电容器。如图1所示，是一款深沟槽电容器的剖面结构示意图。在半导体衬底上刻蚀形成有深沟槽，在沟槽内依次填充绝缘介质层、导电材料、绝缘介质层、导电材料等多层，然后通过接触孔及金属导线将这些不同的层进行连接，就可以形成一种深沟槽电容器，电容器的性能指标参数可以通过层数的以及不同材料的控制来实现。

现有的沟槽刻蚀工艺如图1～3所示，是在半导体衬底上形成一层硬掩模层，然后涂一层光刻胶并图案化之后，对硬掩模层进行干法刻蚀，将光刻胶的图案转移到硬掩模层上，然后去除光刻胶，以硬掩模层为遮挡层对半导体衬底进行刻蚀，刻蚀完成并清洗之后，在半导体衬底的沟槽开口处，衬底与硬掩模层交接的地方会出现横向的钻蚀现象（undercut），导致沟槽的开口形貌与预期差距甚远。

发明内容

本发明所要解决的技术问题在于提供一种深沟槽刻蚀方法，形成侧壁竖直，开口形貌好的深沟槽。

为解决上述问题，本发明所述的深沟槽刻蚀方法，包含如下的工艺步骤：

步骤一，提供一半导体衬底，在所述的半导体衬底上淀积形成一层硬掩模层，然后在涂布光刻胶，曝光显影之后光刻胶具有沟槽刻蚀的图案；

步骤二，在图案化的光刻胶定义下对硬掩模层进行刻蚀，将光刻胶的图案转移到硬掩模层上，然后去除光刻胶；

步骤三，以硬掩模为遮挡对半导体衬底进行初步刻蚀，在半导体衬底上刻蚀形成初段沟槽；

步骤四，在整个衬底表面沉积一层保护层，所述保护层覆盖衬底表面以及初段沟槽的侧壁及底部；

步骤五，对保护层进行刻蚀，去除衬底表面的保护层以及初段沟槽底部的保护层；

步骤六，继续对初段沟槽的底部进行刻蚀，达到沟槽刻蚀的设计深度，完成沟槽的刻蚀；

步骤七，去除沟槽侧壁的保护层。

进一步地改进是，所述步骤一中，半导体衬底为硅衬底，或者是锗硅、砷化镓、氮化镓、碳化硅衬底。

进一步地改进是，所述的硬掩模层为氮化硅。

进一步地改进是，所述步骤三中，初段沟槽的刻蚀深度仅需要刻蚀形成一个沟槽开口即可，使得后续形成的侧壁上的聚合物层超过硬掩模层的厚度能伸入到衬底中。

进一步地改进是，所述步骤三中，初段沟槽的深度为500～1000Å。