[发明专利]卷积运算装置、方法及相关产品

权利要求书

1.一种卷积运算装置，包括：

乘加运算阵列，用于对输入数据块和卷积核执行乘加运算，其中在每轮运算中，所述卷积核复用N次，分别与输入数据块中的N个对应部分执行乘加运算并输出N个部分和结果，N为2的幂次并且大于1；以及

累加电路，用于对所述乘加运算阵列多轮输出的所述N个部分和结果分别进行累加，以得到N个累加结果。

2.根据权利要求1所述的卷积运算装置，其中所述乘加运算阵列包括：

乘法电路，其包括M个乘法器，配置用于并行地对输入数据块和卷积核执行乘法操作，以获得对应的M个乘积结果，M为大于N的自然数，其中所述卷积核在每次复用中，将其输入通道维度大小对齐至M/N，并且所述输入数据块中的所述N个对应部分中的第i个对应部分为所述卷积核经i-1步卷积步长移动后所对应的输入数据部分；以及

加法电路，用于对所述M个乘积结果执行加法操作，以获得所述N个部分和结果。

3.根据权利要求2所述的卷积运算装置，其中所述卷积核的复用次数N基于所述M个乘法器的最大处理量与所述卷积核的输入通道维度大小Ci来确定。

4.根据权利要求2所述的卷积运算装置，其中所述加法电路包括以多级树状结构方式排列的多级华莱士树压缩器组，每级华莱士树压缩器组包括具有相同压缩比的一个或多个华莱士树压缩器和对应数量的第一加法器。

5.根据权利要求4所述的卷积运算装置，其中所述加法电路配置成根据所述部分和结果的个数N，旁路对应级别的华莱士树压缩器组，以输出所述N个部分和结果。

6.根据权利要求2所述的卷积运算装置，其中所述加法电路包括N个压缩比为M/N：2的华莱士树压缩器和N个第一加法器，以基于所述M个乘法结果输出所述N个部分和结果。

7.根据权利要求2所述的卷积运算装置，其中所述加法电路包括以多级树状结构方式排列的多级加法器组，每级加法器组包括一个或多个第二加法器。

8.根据权利要求7所述的卷积运算装置，其中所述加法电路配置成根据所述部分和结果的个数N，旁路对应级别的加法器组，以基于所述M个乘法结果输出所述N个部分和结果。

9.根据权利要求1-8任一所述的卷积运算装置，其中所述累加电路包括：

N对寄存器和第三加法器，分别配置用于对所述乘加运算阵列多轮输出的所述N个部分和结果进行累加求和，以获得所述N个累加结果。

10.一种芯片，其特征在于，所述芯片包括如权利要求1-9任一所述的卷积运算装置。

11.一种板卡，其特征在于，所述板卡包括权利要求10所述的芯片。

12.一种由卷积运算装置实施的执行卷积运算的方法，所述卷积运算装置包括乘加运算阵列和累加电路，所述方法包括：

利用乘加运算阵列对输入数据块和卷积核执行乘加运算，其中在每轮运算中，所述卷积核复用N次，分别与输入数据块中的N个对应部分执行乘加运算并输出N个部分和结果，N为2的幂次并且大于1；以及

利用累加电路对所述乘加运算阵列多轮输出的所述N个部分和结果分别进行累加，以得到N个累加结果。