[发明专利]一种超低功耗高速比较器电路实现方法

权利要求书

1.一种超低功耗高速比较器电路实现方法，其特征在于，包括比较器、锁存器；

所述比较器包括输入采样放大对管、第三NMOS晶体管、第一PMOS晶体管、第二PMOS晶体管、第三PMOS晶体管、第四PMOS晶体管；

所述锁存器包括比较预放大对管、第四NMOS晶体管、第五NMOS晶体管、第六NMOS晶体管、第五PMOS晶体管、第六PMOS晶体管；

所述输入采样放大对管接入第一差分输入电压、第二差分输入电压；

所述比较预放大对管接入第一差分输出电压、第二差分输出电压；

第一时钟控制信号与所述第一PMOS晶体管的栅极、所述第三NMOS晶体管的栅极连接；

第二时钟控制信号与所述第六NMOS晶体管的栅极连接；

所述第一PMOS晶体管的源极、所述第三PMOS晶体管的源极、所述第四PMOS晶体管的源极、所述第五PMOS晶体管的源极、所述第六PMOS晶体管的源极连接电源；

所述第三NMOS晶体管的源极、所述第四NMOS晶体管的源极、所述第五NMOS晶体管的源极接地。

2.如权利要求1所述的超低功耗高速比较器电路实现方法，其特征在于，

所述输入采样放大对管为第一NMOS晶体管、第二NMOS晶体管；

所述比较预放大对管为第七PMOS晶体管、第八PMOS晶体管。

3.如权利要求2所述的超低功耗高速比较器电路实现方法，其特征在于，

所述第一NMOS晶体管的栅极接入所述第一差分输入电压，所述第二NMOS晶体管的栅极接入所述第二差分输入电压；

所述第一NMOS晶体管的源极、所述第二NMOS晶体管的源极、所述第一PMOS晶体管的漏极与所述第三NMOS晶体管的漏极连接；

所述第一NMOS晶体管的漏极、所述第二PMOS晶体管的漏极与所述第三PMOS晶体管的漏极连接，连接端输出所述放大器的所述第一差分输出电压；

所述第二NMOS晶体管的漏极、所述第二PMOS晶体管的源极与所述第四PMOS晶体管的漏极连接，连接端输出所述放大器的所述第二差分输出电压；

所述第二PMOS晶体管的栅极、所述第三PMOS晶体管的栅极与所述第四PMOS晶体管的栅极连接。

4.如权利要求3所述的超低功耗高速比较器电路实现方法，其特征在于，

所述第四NMOS晶体管的漏极与所述第七PMOS晶体管的漏极连接，所述第四NMOS晶体管的栅极、所述第五PMOS晶体管的栅极与所述第六NMOS晶体管的漏极连接；

所述第五NMOS晶体管的漏极与所述第八PMOS晶体管的漏极连接，所述第五NMOS晶体管的栅极、所述第六PMOS晶体管的栅极与所述第六NMOS晶体管的源极连接；

所述第五PMOS晶体管的漏极与所述第七PMOS晶体管的源极连接；

所述第六PMOS晶体管的漏极与所述第八PMOS晶体管的源极连接；

所述第七PMOS晶体管的栅极接入所述第二差分输出电压，所述第八PMOS晶体管的栅极接入所述第一差分输出电压。

5.如权利要求4所述的超低功耗高速比较器电路实现方法，其特征在于，所述第一时钟控制信号与所述第二时钟控制信号相位相反。

6.如权利要求5所述的超低功耗高速比较器电路实现方法，其特征在于，包括采样阶段、比较阶段、保持阶段；所述采样阶段为所述比较器采集信号，所述比较阶段为所述比较器比较并放大所述采样阶段采集的信号，所述保持阶段为所述锁存器将所述比较阶段的比较结果转变为量化信号。

7.如权利要求6所述的超低功耗高速比较器电路实现方法，其特征在于，在所述采样阶段，所述第一PMOS晶体管、所述第二PMOS晶体管、所述第三PMOS晶体管、所述第四PMOS晶体管导通，所述第三NMOS晶体管断开，相当于所述第一NMOS晶体管的源极和漏极、第二NMOS晶体管的源极和漏极连接电源，所述第一NMOS晶体管与所述第二NMOS晶体管分别将所述第一差分输入电压、所述第二差分输入电压转换成电荷存储。